数字电子技术第七章半导体存储器.ppt

《数字电子技术第七章半导体存储器.ppt》由会员分享，可在线阅读，更多相关《数字电子技术第七章半导体存储器.ppt（64页珍藏版）》请在一课资料网上搜索。

1、1第七章第七章 半导体存储器半导体存储器主要内容：主要内容：1.各种半导体存储器的原理和特点各种半导体存储器的原理和特点2.存储器的扩展存储器的扩展*3.用存储器设计组合逻辑电路用存储器设计组合逻辑电路*27.1 概概 述述半导体存储器是一种能存储半导体存储器是一种能存储大量大量二值信息的半导体器件。二值信息的半导体器件。存储器与寄存器的区别存储器与寄存器的区别寄存器寄存器内部由触发器构成，内部由触发器构成，存储容量小存储容量小。例如。例如1K需要需要1024个触发器个触发器存储器存储容量大存储器存储容量大，例如目前动态存储器的容量可达，例如目前动态存储器的容量可达109位位/片，片，其内部结

2、构与寄存器完全不同。其内部结构与寄存器完全不同。3按存取功能分按存取功能分掩模掩模 ROM 由集成芯片厂家写入数据，不可更改由集成芯片厂家写入数据，不可更改PROM由用户一次性写入，不可更改由用户一次性写入，不可更改EPROM可紫外线擦除，可写入。可紫外线擦除，可写入。EEPROM 可电擦除，可写入。可电擦除，可写入。只读存储器只读存储器ROM在正常工作时在正常工作时只能读不能写；只能读不能写；掉电不丢失掉电不丢失快闪存储器快闪存储器 可电擦除，可写入，集成度高。可电擦除，可写入，集成度高。静态静态 RAM 速度快，集成度低速度快，集成度低随机存储器随机存储器RAM可随机读写；可随机读写；掉电

3、丢失掉电丢失动态动态 RAM 速度慢，集成度高速度慢，集成度高按制造工艺分按制造工艺分双极型双极型MOS型型功耗低，集成度高功耗低，集成度高存储器的分类存储器的分类47.2 只读存储器只读存储器(ROM)7.2.1 掩膜只读存储器掩膜只读存储器三态控制三态控制地址译码地址译码存储矩阵存储矩阵输出缓冲输出缓冲地址输入地址输入数据输出数据输出结构框图结构框图存储矩阵：存储矩阵：由存储单元排列而成，每个存储单元能存放一位二值代由存储单元排列而成，每个存储单元能存放一位二值代码，每一个或一组存储单元有一个对应的地址代码码，每一个或一组存储单元有一个对应的地址代码地址译码：地址译码：将输入的地址码进行译

4、码，在存储矩阵中找到对应的存将输入的地址码进行译码，在存储矩阵中找到对应的存储单元，并把其中的数据送到输出缓冲器。储单元，并把其中的数据送到输出缓冲器。输出缓冲：输出缓冲：提高带负载能力；实现三态控制，便于总线连接。提高带负载能力；实现三态控制，便于总线连接。51EN1EN1EN1END3D2D1D0D3D2D1D0VCCA1A0地址译码地址译码存储矩阵存储矩阵输出缓冲输出缓冲ENW0W1W2W311A1A01.地址译码器由二极管地址译码器由二极管与门构成与门构成010AAW 011AAW 012AAW 013AAW A1A0 W0 W1 W2 W3 00 1 0 0 0 01 0 1 0 0

5、 10 0 0 1 0 11 0 0 0 1 二极管存储器二极管存储器见下页见下页第七页第七页6VCC=5VR=3KD1ABYD2Y=ABRD1ABYD2Y=A+B回上页回上页72.存储距阵由或门构成存储距阵由或门构成313WWD3202WWWD311WWD100WWDA1A0W0W1W2W3001000010100100010110001D3D2D1D00101101101001110D 3D2D1D0 0101 1011 0100 1110 3.输出缓冲器由三态门构成输出缓冲器由三态门构成当当EN=0时，时，D=D，当当EN=1时，输出呈高阻态。时，输出呈高阻态。A1A0为地址线，为地址线

6、，W0W1W2W3为字线，为字线，D3D2D1D0为位线。为位线。在每一个地址上，存放着一个四位数。在每一个地址上，存放着一个四位数。见上页见上页见第五页见第五页81EN1EN1EN1END3D2D1D0D3D2D1D0VCCA1A0地址译码地址译码存储矩阵存储矩阵输出缓冲输出缓冲ENW0W1W2W311A1A0二极管与数据的关系二极管与数据的关系当字线与位线的交叉点上当字线与位线的交叉点上有二极管时，数据为有二极管时，数据为1；无二极管时，数据为无二极管时，数据为0。数据存入数据存入厂家根据用户需要，在厂家根据用户需要，在有些点做上二极管，有有些点做上二极管，有些点不做，就把数据存些点不做，

7、就把数据存入存储器了。入存储器了。A1A0 W0 W1 W2 W3 D3D2D1D0 00 1 0 0 0 0101 01 0 1 0 0 1011 10 0 0 1 0 0100 11 0 0 0 1 1110 9制作工艺：制作工艺：掩膜，光刻掩膜，光刻特点：特点：由厂家写入数据，不可更改；掉电不丢失数据。由厂家写入数据，不可更改；掉电不丢失数据。存储器容量：存储器容量：所存储的二进制数的位数。即字数所存储的二进制数的位数。即字数位数位数/字。字。设地址线为设地址线为n条，数据线为条，数据线为m条，则字数条，则字数=2n，位数，位数/字字=m。存储容量存储容量=2nm。D0D1D2D3A1A

8、0存储器存储器10MOS管存储器管存储器存储矩阵的工作原理：存储矩阵的工作原理：（以（以W0为例）为例）当当W0=1，W1W2W3=000时，时，D3D2D1D0=0101地址译码器，存储矩阵，输出缓冲器均用地址译码器，存储矩阵，输出缓冲器均用N沟道沟道MOS管构成管构成故有故有MOS管的点数据为管的点数据为1，无，无MOS管为管为0。1EN1EN1EN1END3D2D1D0VDDENW0W1W2W30101101001001110117.2.2可编程只读存储器（可编程只读存储器（PROM）字字线线位线位线VCC原理：原理：在字线和位线上接有带熔断丝的三极管在字线和位线上接有带熔断丝的三极管熔

9、断丝不熔断，相当于有二极管熔断丝不熔断，相当于有二极管熔断丝熔断，相当于无二极管熔断丝熔断，相当于无二极管出厂的出厂的PROM熔断丝均未熔断，由用户根据需要将熔断丝熔断。熔断丝均未熔断，由用户根据需要将熔断丝熔断。12W0D70AWARVCC1数据写入数据写入例：将例：将W0=01111111写入写入输入地址码输入地址码0000，使，使W0=1，(选中该组存储单元选中该组存储单元)在在D7端加端加高压脉冲高压脉冲(20V)，使稳压管，使稳压管DZ导通，导通，写入放大器写入放大器AW导通，输出呈低电平，低内阻状态，导通，输出呈低电平，低内阻状态，有有大电流流过熔断丝，将其熔断。大电流流过熔断丝，

10、将其熔断。结构原理图：结构原理图：图图7.2.5I大大数据读出数据读出输入地址码输入地址码0000，使，使W0=1，数据端不加电压，数据端不加电压，AR工作，输出数据工作，输出数据读出时，读出时，AR输出的输出的5V高电平不足以使高电平不足以使DZ导通，导通，AW不工作。不工作。PROM特点：特点：由用户一次性写入数据，不能修改，只能读出。由用户一次性写入数据，不能修改，只能读出。略略137.2.3 可可擦除的可编程只读存储器（擦除的可编程只读存储器（EPROM）总体结构与总体结构与PROM一样，不同之处在于存储单元，即字线与位线上一样，不同之处在于存储单元，即字线与位线上接的器件接的器件(浮

11、栅浮栅MOS管或叠栅管或叠栅MOS管管)。一、一、EPROM(UVEPROM 紫外线擦除的可编程紫外线擦除的可编程只读存储器只读存储器)1.1.浮栅浮栅MOS管管（以（以P P沟道管为例）沟道管为例）信息存储原理信息存储原理v若浮栅上若浮栅上有电子有电子，则衬底表面可感应出空穴，则衬底表面可感应出空穴，形成导电沟道，可导通，形成导电沟道，可导通，状态状态1NDSPP浮栅浮栅DSv若浮栅上若浮栅上无电子无电子，则衬底表面无空穴，则衬底表面无空穴，v不能形成导电沟道，不可导通，不能形成导电沟道，不可导通，状态状态0NDSPP 略略14 雪崩注入：雪崩注入：在在DS间加负高压间加负高压(-45V)(

12、-45V)，使漏，使漏极与衬底之间的极与衬底之间的PN结产生雪崩击穿，产生大结产生雪崩击穿，产生大量的自由电子，在强电场的作用下，穿过量的自由电子，在强电场的作用下，穿过SiO2，到达浮栅上。到达浮栅上。将负高压撤掉后，电子没有放电通道，将负高压撤掉后，电子没有放电通道，只能待在浮栅上，可保存十年左右。只能待在浮栅上，可保存十年左右。怎样去掉浮栅上的电子怎样去掉浮栅上的电子(擦除信息擦除信息)怎样在浮栅上注入电子怎样在浮栅上注入电子(写入信息写入信息)加紫外线照射，浮栅上的电子获得能量，返回加紫外线照射，浮栅上的电子获得能量，返回PN结。结。NDSPP为方便照射，芯片的封装外壳装有透明的石英盖

13、板，平时应封上为方便照射，芯片的封装外壳装有透明的石英盖板，平时应封上以免日光照射使信息丢失。以免日光照射使信息丢失。NDSPP-+15输入地址码，使字线输入地址码，使字线W=0（-VDD），在），在Di 端加端加负负高压脉冲高压脉冲，T1浮栅被注入电子。浮栅被注入电子。相当于写入相当于写入1。用浮栅管作存储单元时，需用一只普通的用浮栅管作存储单元时，需用一只普通的P沟道沟道MOS管与之串联管与之串联（因其无栅极引出线）（因其无栅极引出线）数据写入数据写入数据读出数据读出输入地址码，使输入地址码，使W=0，Di 端不加电压，端不加电压，T2导通，导通，T1导通，导通，Di读出读出1（0V）。）

14、。-VDDWDiT2T1-VDDDS若若T1浮栅上无电子，则浮栅上无电子，则T1不导通，不导通，Di读出读出0（-VDD）162.叠栅叠栅MOS管管（以（以N沟道管为例）沟道管为例）克服了浮栅管无栅极的缺点，工作时不需加配合管。克服了浮栅管无栅极的缺点，工作时不需加配合管。PDSNNGfGC控制栅控制栅GCDS信息存储原理信息存储原理v若浮栅上若浮栅上无电子无电子，则在，则在GC上加正电压，上加正电压，衬底表面将感应出大量电子，形成导电衬底表面将感应出大量电子，形成导电沟道，可导通，沟道，可导通，状态状态0v若浮栅上若浮栅上有电子有电子，则在，则在GC上加正电压，上加正电压，由于该电压与浮栅上

15、的电子有抵消作用，由于该电压与浮栅上的电子有抵消作用，故衬底表面将感应出少量电子，不能形故衬底表面将感应出少量电子，不能形成导电沟道，不可导通，成导电沟道，不可导通，状态状态117怎样在浮栅上注入电子怎样在浮栅上注入电子(写入信息写入信息)在在DS间加正高压，使漏极与衬底之间的间加正高压，使漏极与衬底之间的PN结结产生雪崩击穿，产生大量的自由电子。产生雪崩击穿，产生大量的自由电子。同时在控制栅上加正高压，在此强电场的作同时在控制栅上加正高压，在此强电场的作用下，电子穿过用下，电子穿过SiO2，到达浮栅上。到达浮栅上。PDSNNGC+-+VGG怎样去掉浮栅上的电子怎样去掉浮栅上的电子(擦除信息擦

16、除信息)紫外线照射。紫外线照射。输入地址码，使字线输入地址码，使字线W=1（VDD），在），在Di 端加端加正正高压脉冲高压脉冲，T浮栅被注入电子。浮栅被注入电子。相当于写入相当于写入1。数据写入数据写入+VDDWDiT+VDDDS数据读出数据读出输入地址码，使输入地址码，使W=1，Di 端不加电压，端不加电压，T截止，截止，Di读出读出1（+VDD）。）。18二、二、E2PROM（电可擦除可编程只读存储器）（电可擦除可编程只读存储器）EPROM特点：特点：由用户写入，可改写由用户写入，可改写用用浮栅隧道氧化层浮栅隧道氧化层MOS管管(Flotox管管)作存储单元。作存储单元。特点：特点：不不

17、用紫外线擦除，用用紫外线擦除，用电信号擦除电信号擦除。GCPDSNNGCDS信息存储原理与前相同，浮栅上信息存储原理与前相同，浮栅上有电子相当于有电子相当于1，无电子相当于，无电子相当于0。注入、擦除有所不同。注入、擦除有所不同。浮栅和漏区之间的氧化层非常薄，称为隧道区。浮栅和漏区之间的氧化层非常薄，称为隧道区。当当GC与与D之间加高压时之间加高压时(可正可负可正可负)，薄氧化层被击穿，形成导，薄氧化层被击穿，形成导电隧道，漏区电子可以到达浮栅电隧道，漏区电子可以到达浮栅(GCD间加正电压间加正电压)，浮栅电子，浮栅电子也可以到达漏区也可以到达漏区(GCD间负电压间负电压)，因此写入和擦除都可

18、以通过，因此写入和擦除都可以通过电信号来实现。电信号来实现。略略19Flotox管作存储单元时，需附加一普通管作存储单元时，需附加一普通MOS管。管。读出：读出：令令W=+5V，GC=+3V，T2管导通，管导通，若若T1浮栅上浮栅上无电子无电子，则，则T1导通，导通，Di=0V (0)若若T1浮栅上浮栅上有电子有电子，则，则T1截止，截止，Di=+VDD (1)WDiT2T1+5VGC+3V+VDD擦除（写擦除（写1）：全擦）：全擦令令W=+20V，GC=+20V，Di=0VT2管导通管导通T1漏极漏极=0V，则，则GC和和D间有正高间有正高压，氧化层被击穿，漏区电子被吸引到浮栅压，氧化层被击

19、穿，漏区电子被吸引到浮栅上，相当于写入上，相当于写入1。0VWDiT2T1+20VGC+20V+VDD20特点：特点：可电擦除；在正常工作时只能读出。可电擦除；在正常工作时只能读出。三、快闪存储器三、快闪存储器快闪存储器结合了快闪存储器结合了EPROM与与E2PROM的优点，与叠栅管的结构的优点，与叠栅管的结构类似，类似，写入（写写入（写0）：在有些位写）：在有些位写令令W=+20V，GC=0V，Di=20VT2管导通管导通T1漏极漏极=20V，则，则GC和和D间有负高间有负高压，氧化层被击穿，浮栅电子通过隧道返回压，氧化层被击穿，浮栅电子通过隧道返回漏区，相当于写入漏区，相当于写入0。WDi

20、T2T1+20VGC0V+VDD+20V 略略21PDSNGCN浮栅与衬底间的氧化层很薄浮栅与衬底间的氧化层很薄浮栅与源区重叠部分面积极小，浮栅与源区重叠部分面积极小，浮栅与源区间的等效电容小，浮栅与源区间的等效电容小，浮栅与控制栅间的等效电容大，浮栅与控制栅间的等效电容大，GCDS 当控制栅和源极间加上电压时，大部分电压都降在当控制栅和源极间加上电压时，大部分电压都降在 浮栅与源浮栅与源 极的电容上。极的电容上。读出：读出：令令W=+5V，VSS=0V，若浮栅上若浮栅上无电子无电子，则导通，则导通，Di=0V (0)若浮栅上若浮栅上有电子有电子，则截止，则截止，Di=+VDD (1)WDiG

21、CDSVSS+5V0V+VDDVSS为存储单元公共端子为存储单元公共端子22WGCDSVSS+12V0V+VDD写入（写写入（写1）：在有些位写）：在有些位写令令W=+12V，VSS=0V，Di=6V则则DS间将发生雪崩击穿，电子注入浮栅，间将发生雪崩击穿，电子注入浮栅，相当于写入相当于写入1。Di6VWGCDSVSS0V12V+VDD擦除（写擦除（写0）：全擦）：全擦令令W=0V，VSS=12V，则隧道区氧化层被击穿，电子经隧道返回，则隧道区氧化层被击穿，电子经隧道返回，相当于写入相当于写入0。PDSNGCN0V6V特点：集成度高，大容量，低成本。特点：集成度高，大容量，低成本。237.3

22、随机存储器随机存储器RAM特点：特点：可随机读写，掉电丢失数据可随机读写，掉电丢失数据7.3.1 静态静态RAM一、一、SRAM的结构和工作原理的结构和工作原理结构框图结构框图行地址译码行地址译码存储矩阵存储矩阵读写控制电路读写控制电路列地址译码列地址译码A1AiAi+1An+1I/OR/WCS存储矩阵中的存储单元存储矩阵中的存储单元按行列结构排列；按行列结构排列；由行地址译码器和列地址译码器由行地址译码器和列地址译码器分别选中行线和列线，则可选中分别选中行线和列线，则可选中一组存储单元；一组存储单元；读写控制电路控制数据的读出和写入读写控制电路控制数据的读出和写入当当R/W=1时读出时读出当

23、当R/W=0时写入时写入24 列列 地地 址址 译译 码码 器器读读/写写控制控制读读/写写控制控制读读/写写控制控制读读/写写控制控制I/O1I/O2I/O3I/O4&R/WCS 行行 地地 址址 译译 码码 器器 A0 A1 A2 A9A3A4A8X0X1X63Y0Y1Y1510244位位RAM(2114)结构图结构图Y025存储容量存储容量210字字4位位/字字=10244=4096位位 R/W=1，输入一组地址码，则相应存储单元，输入一组地址码，则相应存储单元中的数据从中的数据从I/O3I/O0被读出。被读出。R/W=0，输入一组地址码，则相应存储单元，输入一组地址码，则相应存储单元中

24、的数据从中的数据从I/O3I/O0被写入。被写入。CS=0时，选中该片时，选中该片符号符号I/O0I/O1I/O2I/O3CSR/WA0A1A92114CS=1时，未选中该片，数据不能读出或写入，时，未选中该片，数据不能读出或写入，I/O端呈高阻态。端呈高阻态。略略26二、二、SRAM的静态存储单元的静态存储单元1.NMOS型静态存储单元型静态存储单元T5、T6是存储单元的门控管，是存储单元的门控管，由行线由行线Xi控制；控制；T7、T8是一列存储单元共用的是一列存储单元共用的门控管，由列线门控管，由列线Yj控制；控制；&XiYjVDDT3T1T2T4T5T6T8T7BjBjI/OR/WCSQ

25、QA1A3A2G1G2T1T4构成基本构成基本RS触发器，触发器，Q、Q互相保持；互相保持；当当Xi=1，Yj=1时，时，T5T8均均导通；导通；CS=0时，时，G1、G2打开。打开。27读出：读出：R/W=1，A2、A3断开，断开，A1导通导通数据输出数据输出 I/O=Bj=Q&XiYjVDDT3T1T2T4T5T6T8T7BjBjI/OR/WCSQQA1A3A2掉电时，整个电路无法工作，数据全部丢失。掉电时，整个电路无法工作，数据全部丢失。写入：写入：R/W=0，A2、A3导通，导通，A1断开断开数据输入数据输入Q=Bj=I/O；Q=Bj=I/O并保持并保持CS=1时，未选中该片，数据不能

26、读出或写入，时，未选中该片，数据不能读出或写入，I/O端呈高阻态。端呈高阻态。282.CMOS型、双极性静态存储单元型、双极性静态存储单元CMOS型特点：型特点：功耗低，可由备用电池供电保存数据，功耗低，可由备用电池供电保存数据，缺点是制造工艺复杂。缺点是制造工艺复杂。双极型特点：双极型特点：速度快，但功耗大。速度快，但功耗大。工作原理自学工作原理自学297.3.2 动态随机存储器动态随机存储器(DRAM)静态静态RAM的缺点：的缺点：管子多，功耗大，集成度低管子多，功耗大，集成度低 优点：优点：速度快，使用方便（不用刷新）速度快，使用方便（不用刷新）动态动态RAM利用利用MOS管栅极电容的电

27、荷存储效应存储信息，需要管栅极电容的电荷存储效应存储信息，需要定期给电容补充电荷，即刷新。定期给电容补充电荷，即刷新。有四管、三管、单管电路三种结构有四管、三管、单管电路三种结构以单管电路为例以单管电路为例30工作原理工作原理写入：写入：X=1，T导通，位线导通，位线B上的数据上的数据 经过经过T存入存入CS.读出：读出：X=1，T导通，导通，Q与与B接通，若接通，若Q=0，则，则B=0，若若Q=1，则，则CS对对CB充电。充电。但充电后的高电平会降低很多，但充电后的高电平会降低很多，为为破坏性读出破坏性读出.故需读出放大器故需读出放大器放大放大且读出后需且读出后需刷新刷新（给（给CS补充电荷

28、，恢复补充电荷，恢复vCS）。）。SCSCBSSCBSSBvvCCvCCCv 字线字线XT位位线线BQCSCBCB为分布电容，为分布电容，CBCS，31位扩展可以用多片芯片位扩展可以用多片芯片并联并联的方式来实现。的方式来实现。各地址线、读各地址线、读/写线、片选信号对应并联，写线、片选信号对应并联，各芯片的各芯片的I/O口作为整个口作为整个RAM输入输入/输出数据端的一位。输出数据端的一位。一、一、位扩展位扩展增加增加I/O端个数端个数【例】用【例】用10241 位的位的RAM扩展为扩展为10248 位位RAM单单片片存存储储容容量量总总存存储储容容量量 N八片八片A0 0A1 1 A9 9

29、R/W CS10241RAMI/OA0 0A1 1 A9 9R/W CS10241RAMI/OA0 0A1 1 A9 9R/W CS10241RAMI/OI/O1I/O2I/O7A0 0A1 1A9 9R/WCS32二、字扩展（增加地址端个数）二、字扩展（增加地址端个数）单单片片存存储储容容量量总总存存储储容容量量 N【例】用【例】用1k4 位的位的RAM扩展为扩展为4k4 位位RAM。分析：分析：N=41k210，每片有，每片有10条地址线；条地址线；4k212，需要，需要12条地址线；条地址线；所以，需要增加所以，需要增加2条高位地址线来控制条高位地址线来控制4片分别工作，片分别工作，即需

30、要一个即需要一个2-4线译码器。线译码器。字扩展可以利用字扩展可以利用外加译码器控制芯片的片选外加译码器控制芯片的片选CS端端来实现。来实现。各片各片RAM对应的数据线、读对应的数据线、读/写线对应并联；写线对应并联；低位地址线也并联接起来；低位地址线也并联接起来；要增加的高位地址线，通过译码器译码，将其输出分别接至要增加的高位地址线，通过译码器译码，将其输出分别接至各片的片选控制端。各片的片选控制端。331K4 (1)A0 A9WECSD0 D31K4 (2)A0 A9WECSD0 D31K4 (3)A0 A9WECSD0 D31K4 (4)A0 A9WECSD0 D3D0 D3A0 A9W

31、EA11A10CSY0Y1Y2Y3【例】用【例】用1k4 位的位的RAM扩展为扩展为4k4 位位RAM。A11A10选中片序号选中片序号对应的存储单元对应的存储单元 0 0 1 1 1 0 0 1(1)(2)(3)(4)0 10231024 20472048 30713072 409534【例】用【例】用1k4 位的位的RAM扩展为扩展为4k8 位的位的RAM。实际应用中，常将两种方法结合使用，以达到字、位均扩展实际应用中，常将两种方法结合使用，以达到字、位均扩展的要求。因此，无论需要多大容量的存储系统，均可以利用的要求。因此，无论需要多大容量的存储系统，均可以利用容量有限的存储器芯片，通过位

32、数和字数的扩展来构成。容量有限的存储器芯片，通过位数和字数的扩展来构成。先进行位扩展，将两片先进行位扩展，将两片10244扩展成扩展成10248再进行字扩展，将两个再进行字扩展，将两个10248扩展成扩展成20488357.5 用用ROM设计组合逻辑函数设计组合逻辑函数一、基本原理一、基本原理地 址数 据A1A0D3D2D1D0000101011011100100111110A0An-1W0W(2n-1)若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数。若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数。ROMROM的应用：的应用：2、用来实现任意的组合逻辑电路。、用来实

33、现任意的组合逻辑电路。（码变换电路、查表电路）（码变换电路、查表电路）1、主要用于存储固定的专用程序和数据；、主要用于存储固定的专用程序和数据；（BIOS 芯片）芯片）产生地址变量产生地址变量的所有最小项的所有最小项获得的最小项获得的最小项之和表达式之和表达式36例例1：试用：试用ROM设计一个八段字符显示译码器（带小数点），设计一个八段字符显示译码器（带小数点），其真值表如下。其真值表如下。输入输入输出输出字字形形DCBAabcdefgh0000111111010 0.000101100001 1.1.0010110110112.2.0011111100113.3.0100011001114

34、.4.110000011010c c110101111010d d111011011110e e111110001110f f解：电路要求解：电路要求4位输入，位输入，8位输出，故选用位输出，故选用4位地址线，位地址线，8位位(或或8位以上位以上)数据线的数据线的ROM。用掩模用掩模ROM实现实现画出存储矩阵的连接图画出存储矩阵的连接图（有二极管表示（有二极管表示0）A3A2A1A0W0W1 W154-16线译码器线译码器1EN1ENEND0(a)D7(h)DCBA37例例2：试用：试用ROM产生如下的一组多输出逻辑函数。产生如下的一组多输出逻辑函数。CBABCAY 1BCDADBCDCBAY

35、 2DCBADABCY 3ABCDDCBAY 4解：解：电路要求电路要求4位输入，位输入，4位输出，故选用位输出，故选用4位位地址线，地址线，4位位(或或4位以上位以上)数据线的数据线的ROM。为得真值表，先将逻辑式化为最小项之和的形式为得真值表，先将逻辑式化为最小项之和的形式38BCDADBCADABCDCBAY 2DCBADABCY 3ABCDDCBAY 4DCBACDBADBCABCDAY 1真值表真值表ABCDY1Y2Y3Y4000000000001000000101001001110000100001001010000011011000111110010000000100100001

36、01001001011000011000000110100001110011011110001ABCDD3(Y4)D0(Y1)用掩模用掩模ROM实现实现画出存储矩阵的连接图画出存储矩阵的连接图（有二极管表示（有二极管表示1）A3A2A1A0W0W1 W154-16线译码器线译码器1EN1ENEN39小结：用小结：用ROM来设计组合逻辑函数的方法来设计组合逻辑函数的方法（1）根据题意，确定输出函数的表达式。）根据题意，确定输出函数的表达式。（2）将逻辑函数化为最小项之和的形式（标准与或式）。）将逻辑函数化为最小项之和的形式（标准与或式）。（4）画点阵图。）画点阵图。（3）根据输入、输出变量的数目

37、，确定存储容量的大小。）根据输入、输出变量的数目，确定存储容量的大小。40第七章第七章 总结总结3.3.掌握用掌握用ROM实现组合逻辑电路的方法实现组合逻辑电路的方法 重点掌握重点掌握1掌握各种存储器的特点掌握各种存储器的特点2掌握存储器的扩展方法掌握存储器的扩展方法主要内容：主要内容：1.各种半导体存储器的原理和特点各种半导体存储器的原理和特点2.存储器的扩展存储器的扩展3.用存储器用存储器(ROM)设计组合逻辑电路设计组合逻辑电路41第第 4141 页页1、可由用户以专用设备将信息写入，写入后还可以用专门方法（如、可由用户以专用设备将信息写入，写入后还可以用专门方法（如紫外线照射）将原来内

38、容擦除后再写入新内容的只读存储器称为紫外线照射）将原来内容擦除后再写入新内容的只读存储器称为()。MROM A PROMB EPROM C EEPROMD分分 析析 提提 示示 MROM：掩膜掩膜ROM，完全只读存储器。，完全只读存储器。PROM：可编程只读存储器，但只能一次编程。可编程只读存储器，但只能一次编程。EPROM：用紫外线照射擦除的可擦除可编程只读存储器。用紫外线照射擦除的可擦除可编程只读存储器。EEPROM：用电信擦除的可擦除可编程只读存储器。：用电信擦除的可擦除可编程只读存储器。42第第 4242 页页2、下列存储器中，存储的信息在断电后将消失，属于、下列存储器中，存储的信息在

39、断电后将消失，属于“易失性易失性”存储存储器件的是器件的是 ()。半导体半导体ROM A 半导体半导体RAM B 磁盘存储器磁盘存储器 C 光盘存储器光盘存储器 D分分 析析 提提 示示 半导体半导体RAM分为静态分为静态 RAM(SRAM)和动态和动态RAM(DRAM)。静态静态 RAM(SRAM)，以寄存器为存储元件，只有在带电状态，以寄存器为存储元件，只有在带电状态下才能存储信息。下才能存储信息。动态动态RAM(DRAM)，利用，利用MOS管的栅极电容对电荷的存储效管的栅极电容对电荷的存储效应存储信息，应存储信息，电荷不能长期存储。电荷不能长期存储。半导体半导体RAM属于属于“易失性易失

40、性”存储器。存储器。43第第 4343 页页4、有、有 10 位地址和位地址和 8 位字长的存储器，其存储容量为位字长的存储器，其存储容量为 ()。25610 位位 A 5128 位位 B 102410 位位 C 10248 位位 D分分 析析 提提 示示 10 位地址所对应位地址所对应 存储字数为：存储字数为：210=1024 每个字的字长为：每个字的字长为：8 位位 存储容量存储容量=字数字数字长字长=1024 8 位位44第第 4444 页页5、某、某ROM有有 11 条地址线和条地址线和 8 条数据线，其存储容量为条数据线，其存储容量为 ()。20488位位 A 112 8位位B 11

41、8位位 C 20488 位位 D分分 析析 提提 示示 11 条地址线对应条地址线对应11位地址，所存储字数为位地址，所存储字数为 211=2048 8 条数据线对应每个字的字长为条数据线对应每个字的字长为 8 位位 存储容量存储容量=字数字数字长字长=2048 8 位位45第第 4545 页页6、容量为、容量为 20484位位 的的RAM，其地址线和数据线的条数为，其地址线和数据线的条数为 ()。4，4 A 2048，4 B 10，4 C 11，4D分分 析析 提提 示示 存储容量存储容量=字数字数字长字长=2048 4 位位 因因 211 =2048 所以有所以有11条地址线条地址线 因因

42、 字长字长=4 位位 所以有所以有4条数据线条数据线46第第 4646 页页7、容量为、容量为 2564 位的位的RAM，每个给定一个地址码所选中的基本存，每个给定一个地址码所选中的基本存储电路个数为储电路个数为 ()。4 个个 A 8 个个 B 256 个个 C 2048 个个 D分分 析析 提提 示示 存储容量存储容量=字数字数字长字长=2564 位位，RAM有有256个字、字长个字、字长 为为 4 位，每个字需用位，每个字需用4个基本存储电路存储。个基本存储电路存储。每个给定一个地址码读、写一个字，所选中的基本存储电路个每个给定一个地址码读、写一个字，所选中的基本存储电路个数为数为 4个

43、。个。47第第 4747 页页8、容量为、容量为10244位的位的RAM，含有基本存储电路的数量为，含有基本存储电路的数量为 ()。1024 个个 A 10B 4 个个 C 4096 D分分 析析 提提 示示 存储容量存储容量=字数字数字长字长=10244 位位，RAM有有1024个字、字个字、字长长 为为 4 位。位。每个字需用每个字需用4个基本存储电路存储，个基本存储电路存储，1024个字需用个字需用10244=4096 个个基本存储电路存储。基本存储电路存储。48第第 4848 页页9、具有对存储矩阵中的存储单元进行选择作用的是存储器中的、具有对存储矩阵中的存储单元进行选择作用的是存储器

44、中的()。地址译码器地址译码器 A 读写控制电路读写控制电路 B 存储矩阵存储矩阵 C 片选控制片选控制D分分 析析 提提 示示 地址译码器对地址码进行译码，产生对存储矩阵中的存储单元地址译码器对地址码进行译码，产生对存储矩阵中的存储单元进行选择的选择信号，实现从存储矩阵中选择出存储单元。进行选择的选择信号，实现从存储矩阵中选择出存储单元。49第第 4949 页页10、随机存储器随机存储器RAM的的 IO 端口为输入端口时，应使端口为输入端口时，应使 ()。A0/,0WRCSB1/,0WRCS C0/,1WRCS D1/,1WRCS分分 析析 提提 示示 片选信号片选信号 =0，RAM 处于工

45、作状态；读处于工作状态；读/写写 控制信号控制信号 =0，RAM 进行写操作，进行写操作，I/O端口为输入端口。端口为输入端口。CSWR/50第第 5050 页页11、正常工作状态下，可以随时进行读、写操作的存储器是、正常工作状态下，可以随时进行读、写操作的存储器是 ()。EPROM A PROM B MROM C RAM D分分 析析 提提 示示 RAM为随机存取存储，正常工作状态下，可以随机选择存储为随机存取存储，正常工作状态下，可以随机选择存储单元进行读、写操作。单元进行读、写操作。51第第 5151 页页12、用户不能改变存储内容的存储器是、用户不能改变存储内容的存储器是 ()。MRO

46、M A PROM B EPROM C 以上均对以上均对 D分分 析析 提提 示示 MROM：掩膜掩膜ROM，完全只读存储器。，完全只读存储器。PROM：可编程只读存储器，但只能一次编程。可编程只读存储器，但只能一次编程。EPROM：用紫外线照射擦除的可擦除可编程只读存储器。用紫外线照射擦除的可擦除可编程只读存储器。52第第 5252 页页13、随机存储器、随机存储器RAM在正常工作状态下，具有的功能是在正常工作状态下，具有的功能是 ()。只有读功能只有读功能 A 只有写功能只有写功能 B即有读功能、又有写功能即有读功能、又有写功能 C 无读写功能无读写功能 D分分 析析 提提 示示 RAM为随

47、机存取存储器，正常工作状态下，可以随机选择存为随机存取存储器，正常工作状态下，可以随机选择存储单元进行读、写操作。储单元进行读、写操作。53第第 5353 页页14、只读存储器、只读存储器ROM，当电源断电后再通电时，所存储的内容，当电源断电后再通电时，所存储的内容()。全部改变全部改变 A 全部为全部为0 B 不确定不确定 C 保持不变保持不变 D分分 析析 提提 示示 只读存储器只读存储器ROM，利用二极管、三极管或，利用二极管、三极管或MOS管作存储元件，管作存储元件，存储矩阵的字、位线交叉处接入不接入存储元件的连接方式决定所存储矩阵的字、位线交叉处接入不接入存储元件的连接方式决定所存储

48、信息的内容是存储信息的内容是0或或1，连接方式确定后所存储的信息可长期保存，连接方式确定后所存储的信息可长期保存不变。不变。54第第 5454 页页16、EPROM的与阵列是的与阵列是 ()。全译码可编程阵列全译码可编程阵列 A全译码不可编程阵列全译码不可编程阵列B非全译码可编程阵列非全译码可编程阵列 C非全译码不可编程阵列非全译码不可编程阵列D分分 析析 提提 示示 ROM在逻辑关系上，等效成与逻辑阵列、或逻辑阵列。在逻辑关系上，等效成与逻辑阵列、或逻辑阵列。与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量的全部最小项，为固定阵列不

49、可编程。的全部最小项，为固定阵列不可编程。55第第 5555 页页19、下列器件可实现组合逻辑函数的是、下列器件可实现组合逻辑函数的是 ()。DRAMA SRAMB EPROMC 以上都对以上都对 D分分 析析 提提 示示 DRAM利用利用MOS管的栅极电容对电荷的存储效应存储信息，管的栅极电容对电荷的存储效应存储信息，电荷不能长期存储。电荷不能长期存储。SRAM 以寄存器为存储元件，只有在带电状态下才能存储信息。以寄存器为存储元件，只有在带电状态下才能存储信息。DRAM、SRAM 属于属于“易失性易失性”存储器，不能实现组合逻辑函存储器，不能实现组合逻辑函数。数。EPROM，利用，利用MOS

50、管作存储元件，存储矩阵的字、位线交叉管作存储元件，存储矩阵的字、位线交叉处接入不接入存储元件的连接方式决定所存储信息的内容是处接入不接入存储元件的连接方式决定所存储信息的内容是0或或1，连接方式确定后所存储的信息可长期保存不变，可实现组合逻辑函连接方式确定后所存储的信息可长期保存不变，可实现组合逻辑函数数56第第 5656 页页20、用、用ROM实现组合逻辑函数时，所实现函数的表达式应变换成实现组合逻辑函数时，所实现函数的表达式应变换成()。最简与或式最简与或式 A标准与或式标准与或式B最简与非最简与非与非式与非式C 最简或非最简或非或非式或非式D分分 析析 提提 示示 ROM的输出是以地址为