数字电子技术总复习.pptx

《数字电子技术总复习.pptx》由会员分享，可在线阅读，更多相关《数字电子技术总复习.pptx（90页珍藏版）》请在一课资料网上搜索。

1、数字电子技术总复习数字电子技术总复习第一章第一章 逻辑代数逻辑代数一、一、二进制数表示法二进制数表示法1.任意任意(N)进制数展开式的普遍形式：进制数展开式的普遍形式：iiNkD 第第 i 位的系数位的系数 第第 i 位的权位的权2.几种常用进制数之间的转换几种常用进制数之间的转换(1)二二-十转换：十转换：(2)十十-二转换二转换：整数的转换整数的转换-连除法连除法小数的转换小数的转换-连乘法连乘法快速转换法：拆分法快速转换法：拆分法(3)二二-八转换八转换:(4)八八-二转换二转换:（5）二）二-十六转换：十六转换：（6）十六）十六-二转换：二转换：二进制代码：二进制代码：编码后的二进制数

2、。编码后的二进制数。用二进制代码表示十个数字符号用二进制代码表示十个数字符号 0 9，又称为，又称为 BCD 码（码（Binary Coded Decimal）几种常见的几种常见的BCD代码：代码：8421码码余余 3 码码2421码码5211码码余余 3 循环码循环码二二-十进制代码：十进制代码：有权码有权码无权码无权码三、三、基本和常用逻辑运算基本和常用逻辑运算1.与逻辑：与逻辑：ABY&ABBAY 2.或逻辑：或逻辑：BAY ABY13.非逻辑：非逻辑：A Y AY1(1)与非逻辑与非逻辑 (NAND)(2)或非逻辑或非逻辑 (NOR)(3)与或非逻辑与或非逻辑 (AND OR INVE

3、RT)ABY 1CDABY 3AB&1YBAY 24.几种常用复合逻辑运算几种常用复合逻辑运算AB2Y1AB&CD3Y1(4)异或逻辑异或逻辑(ExclusiveOR)(5)同或逻辑同或逻辑(ExclusiveNOR)(异或非异或非)AB=14YBABABAY 4AB=15YBAY 5=ABABBA 5.逻辑符号对照逻辑符号对照美国符号美国符号ABYAY国标符号国标符号AB&BAY A1AY ABYABBAY 1国标符号国标符号美国符号美国符号AB&BAY ABYAB=1BAY ABYABYABBAY 1或：或：0+0=01+0=11+1=1 与：与：0 0=00 1=01 1=1 非：非：1

4、 0 0 1 （二、）变量（二、）变量和常量的关系和常量的关系(变量：变量：A、B、C)或：或：A+0=AA+1=1与与:A 0=0A 1=A 非：非：0 AA AA1 四、四、公式和定理公式和定理（一、）（一、）常量之间的关系常量之间的关系(常量：常量：0 和和 1)（三、）与（三、）与普通代数相似的定理普通代数相似的定理交换律交换律ABBA ABBA 结合律结合律)()(CBACBA )()(CBACBA 分配律分配律ACABCBA )()()(CABABCA （四、）逻辑（四、）逻辑代数的一些特殊定理代数的一些特殊定理BABA BABA 同一律同一律A+A=AA A=A还原律还原律AA

5、德德 摩根定摩根定理理 将将Y 式中式中“.”换成换成“+”,“+”换成换成“.”“0”换成换成“1”,“1”换成换成“0”原原变量换成变量换成反反变量，变量，反反变量换成变量换成原原变量变量（五、）关于（五、）关于等式的三个规则等式的三个规则1.代入规则：代入规则：等式中某一变量都代之以一个逻等式中某一变量都代之以一个逻辑函数，则等式仍然成立。辑函数，则等式仍然成立。2.反演规则：反演规则：不属于单个变量上的反号应保留不变不属于单个变量上的反号应保留不变运算顺序：运算顺序：括号括号 乘乘 加加注意注意:Y3.对偶规则：对偶规则：如果两个表达式相等，则它们的对如果两个表达式相等，则它们的对偶式

6、也一定相等。偶式也一定相等。将将 Y 中中“.”换成换成“+”,“+”换成换成“.”“0”换成换成“1”,“1”换成换成“0”)(对偶式对偶式Y（六、）（六、）若干若干常用公式常用公式BAAB (1)ABA (2)BAA (3)CAABBCCAAB (4)ABB ABABA (5)CAAB (6)AAA )()(BBA )1(BA )(BAAA )(CABA A A BA C ABA 推广推广（七、）关于（七、）关于异或运算的一些公式异或运算的一些公式异或异或同或同或BABABA B AAB AB(1)交换律交换律ABBA (2)结合律结合律)()(C BACBA (3)分配律分配律)(ACA

7、B C BA (4)常量和变量的异或运算常量和变量的异或运算AA 1AA 00 AA1 AA(5)因果互换律因果互换律如果如果CBA BCA 则有则有ACB BA=ABBA AB（一、）标准（一、）标准与或表达式与或表达式五、五、逻辑函数的标准与或式和最简式逻辑函数的标准与或式和最简式标准与或式就是最小项之和的形式标准与或式就是最小项之和的形式1.最小项的概念：最小项的概念：2.最小项的性质：最小项的性质：(1)任任一一最小项，只有一组对应变量取值使其值为最小项，只有一组对应变量取值使其值为 1；(2)任意两个最小项的乘积为任意两个最小项的乘积为 0；(3)全体最小项之和为全体最小项之和为 1

8、。3.最小项的编号：最小项的编号：4.最小项是组成逻辑函数的基本单元最小项是组成逻辑函数的基本单元 任何逻辑函数都是由其变量的若干个最小项构成，任何逻辑函数都是由其变量的若干个最小项构成，都可以表示成为最小项之和的形式。都可以表示成为最小项之和的形式。六、六、逻辑函数的公式化简法逻辑函数的公式化简法一、一、并项法并项法:（与或式（与或式最简与或式）最简与或式）公式公式定理定理二、二、吸收法：吸收法：AABA ABAAB 三、三、消去法：消去法：BABAA 四、四、配项消项法：配项消项法：CAABBCCAAB 七、七、逻辑函数的图形化简法逻辑函数的图形化简法（一、）逻辑变量（一、）逻辑变量的卡诺

9、图的卡诺图(Karnaugh maps)2.卡诺图的特点：卡诺图的特点：用几何相邻表示逻辑相邻用几何相邻表示逻辑相邻(1)几何相邻：几何相邻：相接相接 紧挨着紧挨着相对相对 行或列的两头行或列的两头相重相重 对折起来位置重合对折起来位置重合(2)逻辑相邻：逻辑相邻：两个最小项只有一个变量不同两个最小项只有一个变量不同化简方法：化简方法：逻辑相邻的两个最小项可以合并成一逻辑相邻的两个最小项可以合并成一项，并消去一个因子。项，并消去一个因子。1.卡诺图卡诺图的画法：的画法：3.卡诺图中最小项合并规律：卡诺图中最小项合并规律：(1)两个相邻最小项合并可以消去一个因子两个相邻最小项合并可以消去一个因子

10、(2)四个相邻最小项合并可以消去两个因子四个相邻最小项合并可以消去两个因子(3)八个相邻最小项合并可以消去三个因子八个相邻最小项合并可以消去三个因子2n 个相邻最小项合并可以消去个相邻最小项合并可以消去 n 个因子个因子要点：要点：（1）一个组合的方格数必须是）一个组合的方格数必须是2的幂，即的幂，即201，212，224，238等等。因此，等等。因此，不可能将三个方格组组合成一个组合，即使它不可能将三个方格组组合成一个组合，即使它们都是相邻的。们都是相邻的。（2）不可能组合逻辑上不相邻的最小项对。）不可能组合逻辑上不相邻的最小项对。因此，要合并的对应方格必须构成矩形或正因此，要合并的对应方格

11、必须构成矩形或正方形。方形。（二、）逻辑函数（二、）逻辑函数的卡诺图表示法的卡诺图表示法1.根据变量个数画出相应的卡诺图；根据变量个数画出相应的卡诺图；2.将函数化为最小项之和的形式；将函数化为最小项之和的形式；3.在卡诺图上与这些最小项对应的位置上填入在卡诺图上与这些最小项对应的位置上填入 1，其余位置填其余位置填 0 或不填。或不填。（三、）（三、）具有约束的逻辑函数的化简具有约束的逻辑函数的化简 1.约束约束项：项：不会出现的变量取值所对应的最小项。不会出现的变量取值所对应的最小项。(2)在逻辑表达式中，用等于在逻辑表达式中，用等于 0 的条件等式表示。的条件等式表示。2.约束条件的表示

12、方法约束条件的表示方法(1)在真值表和卡诺图上用叉号在真值表和卡诺图上用叉号()表示。表示。3.3.化化简步骤简步骤:(1)画函数的卡诺图，画函数的卡诺图，顺序顺序 为：为：(2)合并最小项，画圈时合并最小项，画圈时 既可以当既可以当 1，又可以又可以当当 0(3)写出最简与或表达式写出最简与或表达式注意：注意：合并时，究竟把合并时，究竟把 作为作为 1 还是作为还是作为 0 应以得到应以得到的的包围圈最大且个数最少为原则。包围圈内都是约束包围圈最大且个数最少为原则。包围圈内都是约束项无项无意义。意义。只要把所有的只要把所有的1圈完即可。圈完即可。八、八、逻辑函数逻辑函数的表示的表示方法及其方

13、法及其相互之间的转相互之间的转换换一、逻辑表达式一、逻辑表达式二、真值表二、真值表三、卡诺图三、卡诺图第二章第二章 门电路门电路一、一、分立元器件门电路分立元器件门电路（一）（一）二极管二极管与门与门uYuAuBR0D2D1+VCC+10VuYuAuBROD2D1-VSS-10V（二）（二）二极管或门二极管或门二、二、TTL门电路门电路 Roff 关门电阻关门电阻（2.5k）即：当即：当 Ri 为为 2.5 k 以上电阻以上电阻时时,输入端输入端相当相当于高电平于高电平。三、三、集电极开路门集电极开路门OC 门门(Open Collector Gate)1.符号符号 2.OC 门的主要特点门的

14、主要特点YAB&+V CCRCABOC 门必须外接负载电阻门必须外接负载电阻和电源才能正常工作。和电源才能正常工作。CDAB CDAB +V CCRCABY1AB&G1Y2CD&G2YCD21YYY 四、四、输出三态门输出三态门 TSL门门(Three-State Logic)正常正常工作状态：工作状态：0 或或 1高阻态高阻态 应用举例：应用举例：(1)用做多路开关用做多路开关(2)用于信号双向传输用于信号双向传输(3)构成数据总线构成数据总线第三章第三章 组合逻辑电路组合逻辑电路一、一、概述概述1.逻辑功能特点逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入电路在任何时刻的输出状

15、态只取决于该时刻的输入 状态，而与原来的状态无关。状态，而与原来的状态无关。2.电路结构特点电路结构特点(1)输出、输入之间输出、输入之间没有反馈延迟没有反馈延迟电路电路(2)不包含记忆性元件不包含记忆性元件(触发器触发器)，仅由，仅由门电路门电路构成构成二、组合逻辑电路的分析方法二、组合逻辑电路的分析方法分析分析步骤步骤逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值表真值表说明功能说明功能三、组合逻辑电路的设计方法三、组合逻辑电路的设计方法设计设计步骤步骤逻辑抽象逻辑抽象列真值表列真值表写表达式写表达式化简或变换化简或变换画逻辑图画逻辑图四、四、半加器和全加器半加器和全加器1.半加器半加器（H

16、alf Adder）两个两个 1 位二进制数相加不考虑低位进位。位二进制数相加不考虑低位进位。2.全加器全加器（Full Adder）两个两个 1 位二进制数相加，考虑低位进位。位二进制数相加，考虑低位进位。五、五、加法器加法器（Adder）1.4 位串行进位加法器位串行进位加法器2.超前进位加法器超前进位加法器六、数值六、数值比较器比较器七、七、编码器编码器（Encoder）二进制编码器二进制编码器二二十进制编码器十进制编码器分类：分类：普通编码器普通编码器优先编码器优先编码器或或八、八、二进制译码器二进制译码器(Binary Decoder)2 线线 4 线译码器线译码器3 线线 8 线译

17、码器线译码器4 线线 16 线译码器线译码器九、二九、二-十进制译码器十进制译码器(Binary-Coded Decimal Decoder)将将 BCD 码翻译成对应的码翻译成对应的十个十个输出信号输出信号半导体显示半导体显示(LED)液晶显示液晶显示(LCD)共阳极共阳极每字段是一只每字段是一只发光二极管发光二极管十、十、显示译码器显示译码器数码显示器数码显示器aebcfgdabcdefgR+5 V 低电平低电平驱动驱动abcdefgR+5 V 高电平高电平驱动驱动共阴极共阴极十一、十一、数据选择器数据选择器 (Data Selector)1.4 选选 1 数据选择器数据选择器 函数式函数

18、式 013012011010AADAADAADAADY 2.8 选选 1 数据选择器数据选择器012701210120AAADAAADAAADY 十二、十二、用用 MSI 实现组合逻辑函数实现组合逻辑函数1.用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数基本原理基本原理和步骤和步骤1)原理：原理：选择器输出为标准与或式，含地址变量的选择器输出为标准与或式，含地址变量的全部最小项。例如全部最小项。例如 而任何组合逻辑函数都可以表示成为最小项之和而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。的形式，故可用数据选择器实现。013012011010AADAADAAD

19、AADY 01270120AAADAAADY 4 选选 18 选选 12步骤步骤(1)根据根据 n=k-1 确定数据选择器的规模和型号确定数据选择器的规模和型号(n 选择器选择器地址码地址码，k 函数的函数的变量个数变量个数)(2)写出函数的写出函数的标准与或式标准与或式和选择器和选择器输出信号表达式输出信号表达式(3)对照比较确定选择器各个输入变量的表达式对照比较确定选择器各个输入变量的表达式 (4)根据采用的根据采用的数据选择器数据选择器和和求出的表达式求出的表达式画出连画出连线图线图 例例 用数据选择器实现函数用数据选择器实现函数ACBCABF 2 用二进制译码器实现组合逻辑函数用二进制

20、译码器实现组合逻辑函数基本原理基本原理与步骤与步骤1)基本原理：基本原理：二进制译码器又叫变量译码器或最小项二进制译码器又叫变量译码器或最小项译码器译码器,它的它的输出端提供了其输入变量的输出端提供了其输入变量的全部最小项全部最小项。0127AAAY 0120AAAY 0121AAAY 0,1321 SSS0m 1m 7m 任何一个函数都可以任何一个函数都可以写成最小项之和的形式写成最小项之和的形式74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 2)基本步

21、骤基本步骤(1)选择集成二进制译码器选择集成二进制译码器(2)写函数的标准与非写函数的标准与非-与非式与非式(3)确认变量和输入关系确认变量和输入关系例例 用集成译码器实现函数用集成译码器实现函数ACBCABZ 3(4)画连线图画连线图十三、十三、ROM 的结构和工作原理的结构和工作原理1.基本结构基本结构（一）（一）ROM 的结构示意图的结构示意图地址输入地址输入数据输出数据输出01 AAn n 位地址位地址01 DDb b b 位数据位数据A0A1An-1D0D1Db-1D0D1Db-1A0A1An-12nb ROM最最高高位位最最低低位位2.内部结构示意图内部结构示意图存储单元存储单元数

22、据输出数据输出字字线线位线位线地址译码器地址译码器ROM 存储容量存储容量=字线数字线数 位线数位线数=2n b（位）（位）地地址址输输入入0单元单元1单元单元i 单元单元2n-1单元单元D0D1Db-1A0A1An-1W0W1WiW2n-1（二）（二）ROM 应用举例及容量扩展应用举例及容量扩展1、ROM 应用举例应用举例用用 ROM 实现以下逻实现以下逻辑函数辑函数例例 3.6.2Y1=m(2,3,4,5,8,9,14,15）Y2=m(6,7,10,11,14,15）Y3=m(0,3,6,9,12,15）Y4=m(7,11,13,14,15）A1B1C1D1m0m1m2m3m4m5m6m7

23、m8m9m10m11m12m13m14m15Y2Y3Y4Y1译码器译码器编码器编码器例例 用用EPROM实现输出函数实现输出函数ABCBCBAF存储容量存储容量 256 48 位地址位地址256=284 位数据输出位数据输出存储容量存储容量 8k 88k=8 210=21313 位地址位地址8 位数据输出位数据输出2、ROM 容量扩展容量扩展1.存储容量存储容量存储器存储数据的能力，为存储器含存储单元存储器存储数据的能力，为存储器含存储单元的总位数。的总位数。存储容量存储容量 =字数字数 位数位数字字 word位位 bit十四、十四、组合电路中的竞争冒险组合电路中的竞争冒险（一）（一）竞争冒险

24、的概念及其产生原因竞争冒险的概念及其产生原因1、竞争冒险的概念竞争冒险的概念2、产生竞争冒险的原因产生竞争冒险的原因（二）竞争（二）竞争与冒险的判断与冒险的判断XX XX 十五、十五、组合电路的组合电路的VHDL描述描述第四章第四章 触发器触发器1.特性表：特性表：R SQ n+10 00 11 01 1Q n保持保持1置置 10不用不用置置 0不允许不允许2.特性方程：特性方程：Q n+1=S+RQ n0 RS约束条件约束条件与非门构成：与非门构成：特性特性表和特性方程表和特性方程R SQ n+10 00 11 01 1Q n保持保持置置 1置置 0不许不许10不用不用Q n+1=S+RQ

25、n0 RS约束条件约束条件或非门构成：或非门构成：特性表：特性表：CP R S Q nQ n+1注注 0 Q n保持保持 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1011100不用不用不用不用保持保持置置1置置0不许不许特性方程特性方程:nnQRSQ 1约束条件约束条件0 RSCP=1期间有效期间有效主要特点：主要特点：1.时钟电平控制时钟电平控制CP=1 期间接受输入信号；期间接受输入信号；CP=0 期间输出保持不变。期间输出保持不变。（抗干扰能力有所增强）（抗干扰能力有所增强）2.RS 之间有约束之间有约束

26、 同步同步 RS 触发器触发器 同步同步 D 触发器触发器 DQ1n（CP=1期间有效）期间有效）主要特点：主要特点：1.时钟电平控制，无约束问题；时钟电平控制，无约束问题；2.CP=1 时跟随。时跟随。)(1DQn 下降沿到来时锁存下降沿到来时锁存)(1nnQQ 1 边沿边沿 D 触发器触发器 DQn1符号符号特性表特性表CP D RD SDQn+1注注 0 0 0 1 0 0 0 0 0 1 1 0 1 101Qn 10不用不用同步置同步置0同步置同步置1保持保持(无效无效)异步置异步置1异步置异步置0不允许不允许CP 上升沿触发上升沿触发QQCPC11D S RSD RD2 边沿边沿 J

27、K 触发器触发器nnnQKQJQ 1国国标标符符号号QQCPC1 1J IKS RSD RD三、主要特点三、主要特点(一一)CP 的上升沿或下降沿触发；的上升沿或下降沿触发；(二二)抗干扰能力极强，工作速度很高，在触发沿瞬抗干扰能力极强，工作速度很高，在触发沿瞬间，按间，按 的规定更新状态；的规定更新状态；nnnQKQJQ 1(三三)功能齐全功能齐全(保持、置保持、置 1、置、置 0、翻转、翻转)，使用方便。，使用方便。J K Qn RD SD CPQn+1注注 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0

28、0 0 1 1 1 0 0 01001110保保 持持同步置同步置0同步置同步置1翻翻 转转 0 0 0 1 0 0 01不不 变变 0 1 1 0 1 1 10不用不用异步置异步置1异步置异步置0不允许不允许特特 性性 表表时钟触发器的功能时钟触发器的功能分类分类（一）（一）RS 型和型和 JK 型触发器型触发器1.RS 型触发器型触发器符号符号特性表特性表R SQ n+1功能功能 0 0 0 1 1 0 1 1Q n10不用不用保持保持置置1置置0不许不许特性方程特性方程nnQRSQ 10 RS约束条件约束条件CP 下降沿下降沿 时刻有效时刻有效QQCPC11S IR延迟输出延迟输出 (主

29、从主从)2.JK 型触发器型触发器符号符号特性表特性表J KQ n+1功能功能 0 0 0 1 1 0 1 1Q n01保持保持置置0置置1翻转翻转特性方程特性方程nnnQKQJQ 1CP下降沿下降沿 时刻有效时刻有效QQCPC11J IKQ n1.D 型触发器型触发器符号符号特性表特性表特性方程特性方程CP 上升沿上升沿 时刻有效时刻有效QQCPC11DDQ n+1功能功能 0 0 1 1置置 0置置 1DQn 1（二）（二）D 型型、T 型型和和 T 型触发器型触发器2.T 型触发器型触发器QQCPC11TTQ n+1功能功能 0 Q n 1 Q n保持保持翻转翻转nnnnQTQTQTQ

30、1CP 下降沿下降沿时刻有效时刻有效3.T 型触发器型触发器QQCPC1Q n Q n+1功能功能 0 1 1 0翻转翻转nnQQ 1 CP 下降沿下降沿时刻有效时刻有效时钟触发器时钟触发器的的VHDL描述描述（一）时序电路（一）时序电路的特点的特点1.定义定义 任何时刻电路的任何时刻电路的输出，不仅和该时刻输出，不仅和该时刻的输入信号有关，而的输入信号有关，而且还取决于电路原来且还取决于电路原来的状态。的状态。2.电路特点电路特点(1)与时间因素与时间因素(CP)有关；有关；(2)含有记忆性的元件含有记忆性的元件(触发器触发器)。组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1

31、wkq1ql输输入入输输出出第五章第五章 时序逻辑电路时序逻辑电路（二）时序电路（二）时序电路逻辑功能表示方法逻辑功能表示方法1.逻辑表达式逻辑表达式(1)输出方程输出方程)(),()(nnntQtXFtY(3)状态方程状态方程)(),()(1nnntQtWHtQ (2)驱动方程驱动方程)(),()(nnntQtXGtW 2.状态表、卡诺图、状态图和时序图状态表、卡诺图、状态图和时序图组合逻辑电 路存储电路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP（三）时序（三）时序逻辑电路分类逻辑电路分类1.按逻辑功能划分：按逻辑功能划分：计数器、寄存器、读计数器、寄存器、

32、读/写存储器、写存储器、顺序脉冲发生器等。顺序脉冲发生器等。2.按时钟控制方式划分：按时钟控制方式划分：同步时序电路同步时序电路触发器共用一个时钟触发器共用一个时钟 CP，要更新，要更新状态的触发器同时翻转。状态的触发器同时翻转。异步时序电路异步时序电路电路中所有触发器没有共用一个电路中所有触发器没有共用一个 CP。3.按输出信号的特性划分：按输出信号的特性划分：)()(nntQFtY)(),()(nnntQtXFtY 存储电路Y(tn)输出WQX(tn)输入组合电路CPY(tn)输出CPX(tn)输入存储电路组合电路组合电路（一、）（一、）时序电路的基本分析方法时序电路的基本分析方法1.分析

33、步骤分析步骤时序电路时序电路时钟方程时钟方程驱动方程驱动方程状态表状态表状态图状态图时序图时序图CP触触发发沿沿特性方程特性方程输出方程输出方程状态方程状态方程计算计算能否自启动能否自启动?能自启动：能自启动：存在无效状态，但没有存在无效状态，但没有形成循环。形成循环。不能自启动：不能自启动：无效状态形成循环。无效状态形成循环。（二）（二）时序电路的基本设计方法时序电路的基本设计方法1.设计的一般步骤设计的一般步骤时序逻辑时序逻辑问题问题逻辑逻辑抽象抽象状态转换状态转换图（表）图（表）状态状态化简化简最简状态最简状态转换图（表）转换图（表）电路方程式电路方程式（状态方程）（状态方程）求出求出驱

34、动方程驱动方程选定触发选定触发器的类型器的类型逻辑逻辑电路图电路图检查能否检查能否自启动自启动（一）（一）计数器的特点和分类计数器的特点和分类计数器计数器的功能及应用的功能及应用1.功能：功能：对时钟脉冲对时钟脉冲 CP 计数。计数。2.应用：应用：分频、定时、产生节拍脉冲和脉冲分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。序列、进行数字运算等。计数器计数器的特点的特点1.输入信号：输入信号：计数脉冲计数脉冲 CPMoore 型型2.主要组成单元：主要组成单元：时钟触发器时钟触发器（二）（二）计数器的分类计数器的分类按数制分：按数制分：二进制计数器二进制计数器十进制计数器十进制计数器N

35、进制进制(任意进制任意进制)计数器计数器按计数按计数方式分：方式分：加法计数器加法计数器减法计数器减法计数器可逆计数可逆计数(Up-Down Counter)按时钟按时钟控制分：控制分：同步计数器同步计数器(Synchronous )异步计数器异步计数器(Asynchronous )按开关按开关元件分：元件分：TTL 计数器计数器CMOS 计数器计数器计数器计数器计数容量计数容量、长度长度或或模模的概念的概念 计数器能够记忆输入脉冲的数目，即电路的有效计数器能够记忆输入脉冲的数目，即电路的有效状态数状态数。3 位二进制同步加法计数器：位二进制同步加法计数器：823 M00001111/14 位

36、二进制同步加法计数器：位二进制同步加法计数器：000111/11624 Mn 位二进制同步加法计数器：位二进制同步加法计数器：nM2(四四)集成二进制同步计数器集成二进制同步计数器1.集成集成 4 位二进制同步加法计数器位二进制同步加法计数器1 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地引脚排列图引脚排列图逻辑功能示意图逻辑功能示意图Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR=0Q3 Q0=

37、0000同步同步并行置数并行置数CR=1，LD=0，CP 异步异步清零清零Q3 Q0=D3 D0 1)74LS161 和和 74LS16374161的状态表的状态表 输输 入入 输输 出出 注注CR LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计计 数数 保保 持持 保保 持持 0清零清零置数置数CR=1,LD=1,CP，CTP=CTT=1二进制同步加法计数二进制同步加法计数CTPCTT=0CR=1，LD=1，保持保持若

38、若 CTT=0CO=0若若 CTT=1nnnnQQQQCO0123 74163（8421BCD 码）码）0123QQQQ00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1(六六)集成十进制同步计数器集成十进制同步计数器74160、741621 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地(引脚排列与引脚排列与74161相同相同)0 CR(74162 同步清零同步清零)1 CR0 LD CP1 LDCR1

39、PT CTCTnnQQCO03 nnQQCTCO03T 0PT CTCT1T CT进位信号保持进位信号保持0T CT进位输出低电平进位输出低电平1.集成十进制同步加法计数器集成十进制同步加法计数器方法方法用触发器和门电路设计用触发器和门电路设计用集成计数器构成用集成计数器构成)102(4 MM或或清零端清零端置数端置数端(同步、异步同步、异步)1、利用同步清零或置数端获得利用同步清零或置数端获得 N 进制计数进制计数2.求归零逻辑表达式；求归零逻辑表达式；1.写出状态写出状态 SN 1 的二进制代码；的二进制代码；3.画连线图。画连线图。2、利用异步清零或置数端获得利用异步清零或置数端获得 N

40、 进制计数进制计数 当计数到当计数到 SN 时，立即产生清零或置数信号，时，立即产生清零或置数信号，使返回使返回 S0 状态。状态。（瞬间即逝）（瞬间即逝）1.写出状态写出状态 SN 的二进制代码；的二进制代码；2.求归零逻辑表达式；求归零逻辑表达式；3.画连线图。画连线图。(八八)计数容量的扩展计数容量的扩展1.集成计数器的级联集成计数器的级联 Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16=2562.利用级联获得

41、大容量利用级联获得大容量 N 进制计数器进制计数器1)级联级联 N1 和和 N2 进制计数器，容量扩展为进制计数器，容量扩展为 N1 N2N1进制进制计数器计数器N2进制进制计数器计数器CP进位进位CCP 例例 2)用用归零法归零法或或置数法置数法获得大容量的获得大容量的 N 进制计数器进制计数器 例例 试分别用试分别用 74161 和和 74162 接成六十进制计数器。接成六十进制计数器。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO0用

42、用 产生产生信号：信号：)111100(60 SSN用用 产生产生信号：信号：)111011(591 SSN&11&先用两片先用两片74161构成构成 256 进制计数器进制计数器74162 。再用归零法将再用归零法将M=100改为改为N=60进制计数器，进制计数器，即用即用SN1产生产生同步同步清零、置数信号。清零、置数信号。BCD591 1001 0101）（SSN先用两片先用两片74162构成构成 10 10 进制计数器，进制计数器，Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2

43、 D3CRQ0 Q1 Q2 Q3CP111CO011&11第六章第六章 脉冲的产生与整形电路脉冲的产生与整形电路（Schmitt Trigger）2.2.施密特触发器属于施密特触发器属于“电平触发电平触发”型电路，型电路，不依赖于边沿陡峭的脉冲。不依赖于边沿陡峭的脉冲。施密特触发器是具有电压滞后特性的数字传输施密特触发器是具有电压滞后特性的数字传输门。其特点如下：门。其特点如下：1.特性特性与原理与原理1.1.输入电平的阈值电压由低到高为输入电平的阈值电压由低到高为 ，由，由高到低为高到低为 ，且，且 ，输出的变化滞，输出的变化滞后于输入，形成回环。后于输入，形成回环。TUTUTUTU施密特触

44、发器的电压传输特性施密特触发器的电压传输特性 施密特触发器的回环特性施密特触发器的回环特性反向传输特性反向传输特性同向传输特性同向传输特性UOHUOLUT+UT-OuOuI输入电压增加输入电压增加UOHUOLUT+UT-OuOuI输入电压减小输入电压减小输入电压增加输入电压增加输入电压减小输入电压减小施密特触发器符号：施密特触发器符号：11滞滞回特性回特性OuIuOUOHUOLCC31VCC32VuI 增大增大时与时与上限阈上限阈值值比比特点特点:uI 减小减小时与时与下限阈下限阈值值比比上限阈值电压上限阈值电压主要主要静态参数静态参数回差电压COCCT32UVU或或 下限阈值电压下限阈值电压

45、COCCT2131UVU或或 回差电压 UT=UT+UT1.特点特点:1.）只有两种状态只有两种状态:稳态稳态和和暂稳态；暂稳态；2.）外来）外来触发触发（窄窄）脉冲使脉冲使:稳态稳态暂稳态暂稳态稳态；稳态；3.）暂稳态暂稳态持续时间仅取决于电路参数持续时间仅取决于电路参数,与触发脉冲无关与触发脉冲无关。稳态稳态 暂态暂态 单稳态单稳态触发器触发器AQAQtAtW单稳态触发器单稳态触发器工作工作波形波形uOuIVCC0uC02VCC/3VCCuO主要主要参数参数1.）输出脉冲宽度输出脉冲宽度 twtwWtRCRC1.13ln 2.）恢复时间恢复时间 tre 很小很小 2=RCESC3.）最高工

46、作频率最高工作频率 fmax rewminmax11ttTf 6278 4153555RC+VCC0.01 FuI+uCAstable Multivibrator6278 4153555R1C1+R2C2+VCCCC32VCC31V uCtUOH uOtUOLCRRt）（21W17.0 充电时间常数充电时间常数 1=（R1+R2）CCRt2W27.0 放电时间常数放电时间常数 2=R2C3.振荡频率振荡频率 f uCCC32VCC31VtUOH uOtUOLtw1tw2Ttw1=0.7(R1+R2)Ctw2=0.7R2CT=0.7（R1+2R2）C振荡周期：振荡周期：振荡频率：振荡频率：CRR

47、CRRTf）（）（2121243.127.011 占空比：占空比：CRRCRRTtq）（）（2121W127.07.0 002121502 RRRR第七章第七章 数模与模数转换电路数模与模数转换电路（一）输入（一）输入为为 n 位二进制数时的表达式位二进制数时的表达式当当 D=dn-1 dn-2 d1 d0)22.2(2001111REFO dddUunnnDKDUun uREFO2Ku 转换比例系数转换比例系数nUK2REFu 一、一、D/A转换转换ULSBUFSR=12n1分辨率分辨率=LSB Least Significant Bit（二）分辨率（二）分辨率（Resolution）FSR

48、 Full Scale RangeuI(t)CADC的的量化编码量化编码电路电路dn-1d1d0uI(t)S模拟量模拟量数字量数字量量化编码量化编码取样保持取样保持（S/H Sample/Hold）转换转换过程：过程：采样、保持、量化、编码。采样、保持、量化、编码。量化量化把取样后的保持信号化为量化单位的整数倍。把取样后的保持信号化为量化单位的整数倍。编码编码把量化的数值用二进制代码表示。把量化的数值用二进制代码表示。取样：取样：把时间连续变化的信号变换为时间离散的信号。把时间连续变化的信号变换为时间离散的信号。保持：保持：保持取样信号保持取样信号,使有充分时间将其变为数字信号。使有充分时间将其变为数字信号。1.逐次逐次渐近型渐近型 A/D 转换器转换器2.双积分型双积分型 A/D 转换器转换器3.并联比较型并联比较型A/D转换器转换器转换转换速度速度并联比较型并联比较型 逐次比较型逐次比较型 双积分型双积分型