数字电子技术第一章的PPT(徐丽香,第二版).ppt

《数字电子技术第一章的PPT(徐丽香,第二版).ppt》由会员分享，可在线阅读，更多相关《数字电子技术第一章的PPT(徐丽香,第二版).ppt（72页珍藏版）》请在一课资料网上搜索。

1、第六单元第六单元 时序逻辑电路时序逻辑电路 通过这一单元的学习，可以掌握的知识有：1寄存器的类型；2移位寄存器的应用；3常用的计数器类型；4任意进制计数器的实现。学习内容6.16.1概述概述 组组合合电电路路触触发发器器电电路路X1XiZ1ZjQ1QmD1Dm输入信号信号输出触发器触发器输入信号输出信号CP 时序逻辑电路时序逻辑电路任何一个时刻的输出状态不任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关仅取决于当时的输入信号，还与电路的原状态有关。611 时序电路的基本特点和结构时序电路的基本特点和结构时序电路的特点：时序电路的特点：（1 1）含有记忆元件）含有记忆元件（最

2、常用的是触发（最常用的是触发器）。器）。（2 2）具有反馈通道。具有反馈通道。一、分析时序逻辑电路的一般步骤一、分析时序逻辑电路的一般步骤6.1.2 6.1.2 时序电路的一般分析方法时序电路的一般分析方法分析一个时序电路，就是要找出其逻辑功能。即要找出电路的状态和输出的状态在输入变量和时钟信号（CP）作用下的变化规律。时序电路分析的一般步骤确认电路的输入输出变量，判断同步还是异步电路写驱动方程和时钟方程把驱动方程代入触发器的特性方程，从而求出状态方程并写出输出方程。求状态转换真值表，画状态转换图、时序图用 文字 描述 逻辑 功能二、同步时序逻辑电路的分析举例二、同步时序逻辑电路的分析举例例例

3、6.1：分析图分析图6.3所示电路的逻辑功能。所示电路的逻辑功能。解：该电路为同步时序逻辑电路，时钟方程可以不写。解：该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程：）写出输出方程：n2n1QXQZ XKJ11n122XQKJ （2 2）写出驱动方）写出驱动方程：程：&11K1J1K1JZ2CPX1QC1Q2FF&C1FF 逻辑图逻辑图（3）写出）写出JK触发器的特性方程，然后将各驱动方程代入触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：触发器的特性方程，得各触发器的次态方程：（4）作状态转换表及状态图）作状态转换表及状态图 n1n1n1n1

4、1n111n1QXQXQXQKQJQnnnnnnnnnQXQQXQQXQQKQJQ212121222212)(现现 态态次次 态态输输 出出Q2 n Q1 n Q2 n+1 Q1 n+1 Z 0 00 1 0 11 0 0 1 0 1 1 0 1 1 10 0 0 把把X=0代入次态方程可得代入次态方程可得Q不变。不变。在在X=1时，时，Q才会变化，如下表：才会变化，如下表：1/1Q1/0Q1/01011020011X/Z1/00/00/00/00/0状态图状态图根据状态表或状态图，根据状态表或状态图，可画出在可画出在CP脉冲作用下电路的时脉冲作用下电路的时序图。序图。（4 4）画时序波形图。

5、）画时序波形图。12XCP123456QZQ（5 5）逻辑功能分析：）逻辑功能分析：当当X=0=0时不输出端不变。时不输出端不变。该电路一共有该电路一共有4 4个状态个状态0000、0101、1010、1111。当当X=1=1时，按照加时，按照加1 1规律从规律从000110 11 00000110 11 00循环循环变化，并每当转换为变化，并每当转换为1111状态（最大数）时，输出状态（最大数）时，输出Z=1=1。所以该电路是一个可控的所以该电路是一个可控的4 4进制加法计数器。进制加法计数器。6 62 2 寄存器（寄存器（ReqisterReqister）n寄存器用来暂时存放参与运算的数据

6、和运算结果。n寄存器存入数码的方式 有并行和串行两种。n并行存取速度快，串行传送数据线少。n寄存器按功能分有数码寄存器、移位寄存器。6.2.1 6.2.1 数码寄存器数码寄存器集成数码寄存器集成数码寄存器74LSl75：数码寄存器数码寄存器存储二进制数码的时序电路组件，有单存储二进制数码的时序电路组件，有单拍接收和双拍接收两种。拍接收和双拍接收两种。D触发器常作为寄存位。触发器常作为寄存位。1DRC1QQR1DC1QRC11D1FFQ11Q2FFQ22Q3FFQ33Q1DD32D1DRC1R0101DQQFF0DQ0CP7474LS175175的功能的功能:RD是异步清零控制端。是异步清零控制

7、端。D0D3是并行数据输入端，是并行数据输入端，CP为时钟脉冲端。为时钟脉冲端。Q0Q3是并行数据输出端。是并行数据输出端。6.2.2 6.2.2 移位寄存器移位寄存器 移位寄存器移位寄存器不但可以寄存数码，而且在移位脉冲作用不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动下，寄存器中的数码可根据需要向左或向右移动1 1位。位。（1 1）右移寄存器（）右移寄存器（D触发器组成的触发器组成的4 4位右移寄存器）位右移寄存器）右移寄存器的结构特点：右移寄存器的结构特点：左边触发器的输出端接右邻触发左边触发器的输出端接右邻触发器的输入端器的输入端。QRC11D1DC1R

8、Q1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输出D0D1D20FF1FF2FF3FF并 行 输 出D3移位脉冲移位脉冲输入数码输入数码输输 出出CPDIQ0 Q1 Q2 Q300 0 0 0 设移位寄存器的初始状态为设移位寄存器的初始状态为0000，串行输入数码，串行输入数码DI=1101，从，从高位到低位依次输入。其高位到低位依次输入。其状态表如下：状态表如下：串行输入串行输出并 行 输 出QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRIDD0D1D20FF1FF2FF3FFD3111 0 0 01 1 0 012030 1 1 0141 0

9、1 1 在在4 4个个CPCP作用下，输入的作用下，输入的4 4位串行数码位串行数码11011101全部存入了寄存器中。全部存入了寄存器中。这种方式称为这种方式称为。由于右移寄存器移位的方向为由于右移寄存器移位的方向为DIQ0 0Q1 1Q2 2Q3 3，所以又称上移寄存，所以又称上移寄存器。器。右移寄存器的时序图：右移寄存器的时序图：619273584CP1D1I01203Q1QQQ移位脉冲移位脉冲输入数码输入数码输输 出出CPDIQ0 Q1 Q2 Q30123411010 0 0 01 0 0 01 1 0 00 1 1 01 0 1 100000001001101101101101001

10、0010000000Q3Q2 Q1Q074194为四位双向移位寄存器。为四位双向移位寄存器。Q0和和Q3分别是左移和右移时的串行输出端，分别是左移和右移时的串行输出端，Q0、Q1、Q2和和Q3为并行输出端。为并行输出端。DSL 和和DSR分别是左移和右移串行输入。分别是左移和右移串行输入。D0、D1、D2 2和和D3是并行输入端。是并行输入端。0Q1QS3D2D1D0D2Q3Q7419441235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413RD3D0SQ0SRDCPSLSR01SRSLS1CPDDDD74194的功能表的功能表输输 入入输输 出出工作模式工

11、作模式清零清零控控 制制串行输入串行输入时钟时钟并行输入并行输入RDS1 S0DSL DSRCPD0 D1 D2 D3Q0 Q1 Q2 Q30 0 0 0 0异步清零异步清零10 0 Q0n Q1n Q2n Q3n保保 持持110 10 1 1 0 1 Q0n Q1n Q2n0 Q0n Q1n Q2n右右 移移111 01 01 0 Q1n Q2n Q3n 1Q1n Q2n Q3n 0左左 移移11 1 D0 D1 D2 D3D0 D1 D2 D3并行置数并行置数6 62 23 3 移位寄存器应用举例移位寄存器应用举例 1.寄存器的扩展寄存器的扩展 下图是由两片74LS194连接而成的8位双向

12、移位寄存器。2.环形脉冲分配器环形脉冲分配器（又称（又称“环形计环形计数器数器”或或“节拍发生器节拍发生器”）74LS194 构成环形计数器 计数器计数器用以统计输入脉冲用以统计输入脉冲CPCP个数的电路。个数的电路。6 63 3 计数器计数器 计数器的分类：计数器的分类：（2 2）按数字的增减趋势可分为加法计数器、减）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。法计数器和可逆计数器。（1 1）按计数进制可分为二进制计数器和非二进）按计数进制可分为二进制计数器和非二进制计数器。制计数器。非二进制计数器中最典型的是十进制计数器。非二进制计数器中最典型的是十进制计数器。（3 3）按计

13、数器中触发器翻转是否与计数脉冲同）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。步分为同步计数器和异步计数器。6.3.1 2n进制计数器的构成原理进制计数器的构成原理 写驱动方程3位二进制同步加法计数器 QQKJQKJ1KJn1n022n01100写输出方程 n0n1n2QQQZ 求出状态方程 Q)Q(QQ QQQQQQQQQQQQQQQn2n1n0n2n1n0n2n1n01n2n1n0n1n0n1n01n1n01n0下降沿有效CP1同步同步2n进制计数器的构成原进制计数器的构成原理理 列状态转换真值表 据上式可列出状态转换真值表见下表。总结逻辑功能 从计数器的转换图可知，

14、该计数器是模八计数器。3位二进制计数器状态转换图 集成二进制计数器举例集成二进制计数器举例4 4位二进制同步加法计数器位二进制同步加法计数器7416174161RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1K&10Q0D1&1EPET11D2D3DCPLDRDRCO 异步清零。异步清零。7416174161具有以下功能：具有以下功能：计数。计数。同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。保持。保持。01111RD清零清零0111LD预置预置 0 01 1EP ET使能使能CP时钟时钟 d3 d2 d1 d0 D3 D

15、2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持计计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数7416174161的功能表的功能表41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCOQCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零异步同步置数加法计数保持2异步异步2n进制计数器进制计数器特点：（1）外部计数脉冲CP只作用于首级。（1）各级触发器的翻转

16、时间是有先后次序的。6.3.2二-十进制计数器（又称“十进制计数器”）1.同步二十进制加法计数器 右图是同步可逆十进制计数器192的外引脚排列图。192是可预置的双时钟8421BCD码十进制加/减（可逆）计数器（即既能执行递加，又能执行递减的计数器）。192在TTL系列中有54/74192、54/74LS192、54/74F192等以及CMOS系列中的54/74HC192、54/74HCT192等。下表是192的功能表。同步十进制可逆计数器192功能表加法时钟CPU减法时 钟CPD允许预置复位RD动作110加 1计数110不计数110减1计数110不计数00异步预置数Q=D1异步清零Q=0DL

17、2异步二异步二-十进制加法计数器十进制加法计数器 7429074290的功能：的功能：异步清零。异步清零。计数。计数。异步置数（置异步置数（置9 9）。）。复位输入复位输入置位输入置位输入时时 钟钟输输 出出工作模式工作模式R0（1）R0（2）R9（1）R9（2）CPQ3 Q2 Q1 Q01 11 10 00 0 0 00 0 0 0异步清零异步清零0 01 11 11 0 0 11 0 0 1异步置数异步置数0 0 0 00 00 0计计 数数计计 数数计计 数数计计 数数加法计数加法计数4123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)

18、21Q3Q0Q1Q2CPCPRRRR6.3.3 N进制计数器进制计数器N进制计数器：利用现有的进制计数器：利用现有的M进制计数器连进制计数器连接可获得。接可获得。1.当当M=N时，直接采用现有的时，直接采用现有的M进制计数器进制计数器；2.当当MN时，用一片时，用一片M进制计数器反馈实现；进制计数器反馈实现；3.当当MN时，用多片时，用多片M进制计数器串接级联进制计数器串接级联加反馈实现。加反馈实现。n方法：利用清零端和预置数端。n在计数循环到某一值时，利用门电路检测输出端Q，一旦Q出现某一预定状态，就输出触发信号到清零端和预置数端，强制计数循环从0或其他数开始循环计数。从而实现任意非固定的计

19、数进制。1 1 反馈法实现反馈法实现NMNNMN时，利用计数器的级联和反馈可以构时，利用计数器的级联和反馈可以构成任意进制计数器。成任意进制计数器。n级联可获得大进制计数，如原有计数进级联可获得大进制计数，如原有计数进制制M M，2 2块级联后可获得的最大进制数为块级联后可获得的最大进制数为M MM M；即扩大了进制数。；即扩大了进制数。n反馈强制清零和置数可使进制数小于集反馈强制清零和置数可使进制数小于集成电路的最大进制。成电路的最大进制。例：用两片例：用两片4 4位二进制加法计数器位二进制加法计数器7416174161采用同步级采用同步级联方式构成的联方式构成的8 8位二进制同步加法计数器

20、，模为位二进制同步加法计数器，模为161616=25616=256。3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111计数脉冲清零脉冲0132Q Q Q Q4576Q Q Q Q1.级联法扩展进制 问题：如何确定高位和低位？2.级联法和反馈法结合例：例：用用7416174161组成组成2424进制计进制计数器。数器。解：因为解：因为N2424，而，而7416174161为模为模1616计数器，计数器，所以要用两片所以要用两片7416174161构成构成.(1)(1)先将两芯片采用同步级联方

21、式连接成先将两芯片采用同步级联方式连接成100100进制计数器。进制计数器。问题：问题：161中中16进制讲数器，而进制讲数器，而24进制对进制对应于低位是应于低位是10进制计数，即时，无法利进制计数，即时，无法利用用RCO端，进位信息如何传递？端，进位信息如何传递？(2)(2)用异步清零法实现用异步清零法实现2424进制计数器。进制计数器。利用置位端构成十进制1001即到9D时置数端有效，等下一个脉冲到来时把0000输入，即计数循环为10D0010，0100即计数到24D时马上强制清零，又从0开始，即计数循环为0D23D利用清零端实现24进制EWB仿真：161构成24进制计数器3Q2QETC

22、P0D1D2D3DRCO1Q0Q74161(1)低位EPRDDLD13DD3DCPQ Q00RCO74161(2)高位L21ETQDQR2DEP11计数脉冲清零脉冲0132QQ Q Q4576Q Q Q Q&G1G2G3数字电路的时计数、译码、显示电路数字电路的时计数、译码、显示电路小结（级联的多种形式）小结（级联的多种形式）1.级联可以利用集成计数器的级联可以利用集成计数器的进位进位/借位端借位端。2.级联可以利用集成电路的输出端去控制前一级级联可以利用集成电路的输出端去控制前一级电路的电路的使能端使能端，实现后级一个计数循环前级才，实现后级一个计数循环前级才计数一次。计数一次。3.用计数器

23、的输出信号用计数器的输出信号Q3、Q2、Q1、Q0产生一产生一个进位个进位/借位借位给前一级当计数脉冲给前一级当计数脉冲，实现级联。，实现级联。想一想：n1.用置数法和清零法在实现何种计数循环时比较有优势？如果4位2进制计数值想从0011至1001，最好选用哪一种方法？n2.用MP3，CD机听歌时，进行选曲和循环播放的原因可能是什么？634计数器应用举例 n1.测量脉冲信号的频率测量脉冲频率的框图 测量原理示意图 标准脉冲的获得：标准脉冲的获得：2多次分频计数电路的运用多次分频计数电路的运用 12位的计数器4040有Q0Q11位输出端，其分频值分别为20，21，22，211，输出端Q11Q10

24、Q9Q8Q7Q6Q5Q4Q3Q2Q1在计数脉冲的控制下，可实现二进制递加数从0000000000000000000001000000000101111111111100000000000的循环。下图是4040管脚图。3组成序列信号发生器组成序列信号发生器 序列信号是在时钟脉冲作用下产生的一串周期性的二进制序列信号是在时钟脉冲作用下产生的一串周期性的二进制信号。信号。（1）输入端Q作为逻辑门电路的输入 右图是用74161及门电路构成的序列信号发生器。其中74161与G1构成了一个模5计数器，利用门电路得到Z=20QQ3Q2QETCP0D1D2D3DRCO1Q0Q74161EPRDDL11&ZCP

25、&1G1G2G3Q0Q12QQ3 例例65 试用计数器试用计数器74161和数据选择器设计一个和数据选择器设计一个01100011序列发生器。序列发生器。解：解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图6.28所示。112DD0RETDEPDLCPQQ31741613QD1RCO2QD0CP1DZ2D74151D6DDDG74Y3D150DY0A1A2A11110000（2）计数器的输出作为顺序变化的地址数 计数器和数据选择器组成序列信号发生器4组成脉组成脉冲分配器冲分配器 074138Y2DD1Y3GY1ETQD32AGACPR

26、27AYCPY652AQD022B03000YQ11Y6RCO3Q4EP0741611YD7Y21DY15YY1YYGLYY411CPQ0Q1Q20Y1Y2Y3Y4Y5Y6Y7Y5数数字字测测速速系系统统 数字测速系统示意图及其工作波形 6.3.5 寄存器和计数器的综合应用寄存器和计数器的综合应用 汽车在夜间行驶过程中，其尾灯的变化规律如下：正常行驶时，车后6只尾灯全部点亮；左转弯时，左边3只灯依次从右向左循环闪动，右边3只灯熄灭；右转弯时，右边3只灯依次从左向右循环闪动，左边3只灯熄灭，当车辆停车时，6只灯一明一暗同时闪动。汽车尾灯工作原理n计数器74192的工作过程:模3计数器，则Q1，Q

27、0的变化规律是001001001这一长度P=3的序列信号 n汽车正常行驶时:L0，R=0，数据选择器74138的输出，74194()的QBQCQD与74194()的QBQCQD均为111，故6只尾灯全亮。n汽车左转弯时:L=0，R 1，移 位 寄 存 器 7 4 1 9 4()的QAQBQC=000，右灯R1，R2和R3全部熄灭；而74194(1)的M1M010，将进行左移操作。n汽车右转弯时:L1，R0，74194(1)的QBQCQD=000，左灯L1，L2和L3全部熄灭；74194()的M1M001，将进行右移操作。n汽车暂停时:Ll，R1，A，B，C的数值完全由74192的Q0来确定。当

28、Q00时，6只尾灯同时点亮；而当Q0=l时，6只车灯同时熄火。交替进行汽车尾灯工作原理192的工作波形时序逻辑电路是数字电路系统中重要的组成部分，从逻辑功能上讲，时序逻辑电路种类很多，但其共同特点和一般的分析方法、表示方法是基本相同的。时序逻辑电路区别于组合逻辑电路的基本特点是：在功能上，时序逻辑电路的输出不仅取决于当时的输入信号，而且还和电路的原来状态有关；在结构上，时序逻辑电路一般总含有记忆功能的存储电路触发器。时序电路通常可分为两大类：同步时序电路与异步时序电路。常见的时序电路有寄存器、计数器等。本单元学习指导本单元学习指导寄存器是用来存放二进制代码，按其功能可分为数码寄存器和移位寄存器

29、。数码寄存器电路简单只用来存放数码，具有接收数码、保持并清除原有数码等功能。一个多位数码寄存器可看作是多个触发器的并行使用。移位寄存器是一个同步时序电路，具有存放数码功能且还有移位数码的功能，即在CP作用下，能将其存放的数码依次左移或右移。计数器的基本功能是可对输入计数脉冲CP进行加法或减法计数，也可用于分频、定时、运算和自控等。二进制计数器是构成各种计数器的基础应重点掌握；十进制计数器应用广泛，学习时应侧重理解8421BCD码计数器。本单元学习指导常用集成时序逻辑器件寄存器和计数器的产品很多，要正确使用和广泛应用这些器件，必须要学会借助有关器件手册和技术资料，弄清楚所用器件的逻辑功能，外接引

30、脚功能以及逻辑关系。实验六 移位寄存器的运用，七进制计数器、60进制计数器一、实验目的1.熟悉集成计数器逻辑功能和各控制端作用。2.掌握计数器使用方法。二、实验仪器及材料1.双踪示波器。274LS194 移位寄存器 1片2.74LS290 异步十进制计数器 2片374LS160/161 十进制/十六进制同步计数器 2片474LS00 四2输入与非门 1片574LS20 四输入双与非门 1片三、实验内容及步骤1.移位寄存器的运用按图连接好电路，观察发光二极管的变化。另想一想，如果希望每一时刻有两只发光二极管发光，应如何设置D3D2D1D0。2.计数器级连 分别用2片74LS290计数器级连成二进

31、制、五进制、十进制计数器及100进制。（1）画出连线电路图，并把十进制计数、五进制计数输出状态分别记录到实验表格中。（2）按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲验证设计是否正确，然后用1Hz脉冲信号输入。3.任意进制计数器设计方法采用脉冲反馈法（称复位法或置位法），可用74LS290组成任意模（M）计数器。图（a）采用复位法，即计数计到M异步清0，图（b）采用置位法，即计数计到M1异步置0。当实现十以上进制的计数器时可将多片级连使用。下图是45进制计数一种方案，输出为8421BCD码。74LS290实现45进制计数方法 4.计数器芯片74LS192的应用两片74L

32、S192芯片构成的同步六十进制。四、实验报告1.整理实验内容和各实验数据。2.画出实验内容1、2所要求的电路图及波形图。3.说明每一个实验电路的工作原理。4画出用74LS192替代74LS290构成60进制的电路，并分析其工作原理。五、想想做做1用74290或74192配合七段译码显示电路4511以及LED显示计数输入脉冲数。2试用计数器74161和数据选择器74151设计一个01100011序列发生器。3设计一个篮球比赛计时器，设计要求如下：（1）篮球比赛上下半场各20分钟，要求能随时暂停，启动后继续计时，一场比赛结束后应可清零重新开始比赛。（2）计时器由分、秒计数器完成，秒计数器为模60，分计数器应能计至40分钟。（3）“分”、“秒”显示用LED数码管，应配用相应译码器。（4）用按钮开关控制计时器的启动/暂停。（5）半场、全场到自动音响提示，用按钮开关可关断声音。本单元结束本单元结束返回本单元目录返回本单元目录退出退出