数字电子技术基础第三版触发器(FLC).ppt

《数字电子技术基础第三版触发器(FLC).ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础第三版触发器(FLC).ppt（81页珍藏版）》请在一课资料网上搜索。

1、概述概述第第 4 章章 触发器触发器 基本基本触发器触发器同步同步触发器触发器 边沿边沿触发器触发器本章小结本章小结触发器触发器的电气特性的电气特性主要要求：主要要求：了解触发器的基本特性和作用。了解触发器的基本特性和作用。了解触发器的类型和逻辑功能的描述方法。了解触发器的类型和逻辑功能的描述方法。概述概述一、一、触发器触发器的基本特性和作用的基本特性和作用 Flip-Flop，简写为，简写为 FF，又称双稳态触发器。用来存，又称双稳态触发器。用来存放二进制数字信号和两状态逻辑信号的单元电路。放二进制数字信号和两状态逻辑信号的单元电路。基本特性基本特性(1)有两个稳定状态有两个稳定状态(简称稳

2、态简称稳态)，正好用来表示逻辑正好用来表示逻辑 0 和和 1。(2)在输入信号作用下，触发器的两个稳定状态可相互转换在输入信号作用下，触发器的两个稳定状态可相互转换 (称为状态的翻转称为状态的翻转)。输入信号消失后，新状态可长期输入信号消失后，新状态可长期 保持下来，因此具有记忆功能，可存储二进制信息。保持下来，因此具有记忆功能，可存储二进制信息。一个触发器可存储一个触发器可存储 1 位二进制数码位二进制数码触发器的作用触发器的作用触发器有记忆功能，触发器有记忆功能，由它构成的电路在某时刻的输由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。出不仅取决于该时刻的输入，还

3、与电路原来状态有关。而而组合逻辑电路组合逻辑电路无记忆功能，由它构成的电路在某时刻无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关；的输出完全取决于该时刻的输入，与电路原来状态无关；触发器和门电路触发器和门电路是构成数字电路的基本单元。是构成数字电路的基本单元。二、触发器的类型二、触发器的类型 根据逻辑功能不同分为根据逻辑功能不同分为 RS 触发器触发器 D 触发器触发器 JK 触发器触发器 T 触发器触发器 T 触发器触发器 根据触发方式不同分为根据触发方式不同分为 电平触发器电平触发器 边沿触发器边沿触发器 主从触发器主从触发器 根据电路结构不同分为根据电

4、路结构不同分为 基本基本 RS 触发器触发器 同步触发器同步触发器 主从触发器主从触发器 边沿触发器边沿触发器 三、触发器逻辑功能的描述方法三、触发器逻辑功能的描述方法 主要有特性表、特性方程、状态转换图和波形主要有特性表、特性方程、状态转换图和波形图图 (又称时序图又称时序图)、驱动表等。、驱动表等。主要要求：主要要求：掌握与非门结构掌握与非门结构基本基本 RS 触发器触发器的电路、逻辑的电路、逻辑功能和工作特点。功能和工作特点。4.1基本触发器基本触发器掌握触发器的掌握触发器的 0 态、态、1 态、置态、置 0、置、置 1、触发方、触发方式、现态、次态式、现态、次态等概念。等概念。掌握触发

5、器逻辑功能的描述方法。掌握触发器逻辑功能的描述方法。掌握基本掌握基本 RS 触发器的逻辑功能及其特性方程。触发器的逻辑功能及其特性方程。(一一)由与非门组成的基本由与非门组成的基本 RS 触发器触发器 1.电路结构及逻辑符号电路结构及逻辑符号QQSDRDG1G2QQSDRDSRSDRDQQQ=1，Q=0 时，称为触发器的时，称为触发器的 1 状态，记为状态，记为 Q=1；Q=0，Q=1 时，称为触发器的时，称为触发器的 0 状态，记为状态，记为 Q=0。RDSD置置0端，也端，也称复位端。称复位端。R 即即 Reset 置置1端，也端，也称置位端。称置位端。S 即即 Set 信号输入端信号输入

6、端互补输出端，互补输出端，正常工作时，正常工作时，它们的输出它们的输出状态相反。状态相反。低电平有效低电平有效 工作原理工作原理QQSDRDG1G211011000SDRD 功功 能能 说说 明明输输 入入QQ输输 出出2.工作原理及逻辑功能工作原理及逻辑功能 0111 10触发器被置触发器被置 0 触发器置触发器置 0102.工作原理及逻辑功能工作原理及逻辑功能 QQSDRDG1G211011000SDRD功功 能能 说说 明明输输 入入QQ输输 出出1001 11触发器被置触发器被置 1 触发器置触发器置 010 触发器置触发器置 1012.工作原理及逻辑功能工作原理及逻辑功能 QQSDR

7、DG1G211011000SDRD 功功 能能 说说 明明输输 入入QQ输输 出出11 触发器置触发器置 010 触发器置触发器置 101 触发器保持原状态不变触发器保持原状态不变不不 变变&G1 门输出门输出QSQ DQQ 1G2 门输出门输出QRQ DQQ 12.工作原理及逻辑功能工作原理及逻辑功能 QQSDRDG1G2 输出状态输出状态不定不定(禁用禁用)不不 定定11011000SDRD功功 能能 说说 明明输输 入入QQ输输 出出 触发器置触发器置 010 触发器置触发器置 101 触发器保持原状态不变触发器保持原状态不变不不 变变0011输出既非输出既非 0 状态，状态，也非也非

8、1 状态。当状态。当 RD 和和 SD 同时由同时由 0 变变 1 时，时，输出状态可能为输出状态可能为 0，也，也可能为可能为 1，即输出状态，即输出状态不定。因此，这种情况不定。因此，这种情况禁用。禁用。特性表特性表3.逻辑功能的逻辑功能的特性表特性表描述描述 次态次态 现态现态 指触发器在输入信号变化前的状态，用指触发器在输入信号变化前的状态，用 Qn 表示。表示。指触发器在输入信号变化后的状态，用指触发器在输入信号变化后的状态，用 Qn+1 表示。表示。描述触发器次态与输入信号和电路现态之间关描述触发器次态与输入信号和电路现态之间关系的真值表。系的真值表。00001触发器触发器状态不定

9、状态不定01010100触发器触发器置置 000101101触发器触发器置置 1111110011触发器触发器保持原状态不变保持原状态不变说说 明明Qn+1QnSDRD基本基本 RS 触发器特触发器特性表的简化表示性表的简化表示Qn11101010不定不定00Qn+1SDRD与非门组成的基本与非门组成的基本 RS 触发器特性表触发器特性表 置置 0 端端 RD 和置和置 1 端端 SD 低电平有效。低电平有效。禁用禁用 RD=SD=0。称约束条件称约束条件 注意注意次态次态Qn+1的卡诺图的卡诺图特性方程特性方程触发器的特性方程就是触发器次态触发器的特性方程就是触发器次态Qn+1与输入及现态与

10、输入及现态Qn之间的逻辑关系式之间的逻辑关系式 Qn0001111000011011RS 约束条件01RSQRSQnnSRQn状态图状态图描述触发器的状态转换关系及转换条件的图形称为状态图描述触发器的状态转换关系及转换条件的图形称为状态图011/1/10/01/当触发器处在当触发器处在0状态，即状态，即Qn=0时，若输入信号时，若输入信号 01或或11，触发器仍为触发器仍为0状态状态；RS当触发器处在当触发器处在1状态，状态，即即Qn=1时，若输入信号时，若输入信号 10或或11，触发器仍为触发器仍为1状态状态；RS若若R S 10，触发器就会翻转成为触发器就会翻转成为1状态状态。若若R S

11、01，触发器就会翻转成为触发器就会翻转成为0状态状态。波形分析举例解：解：设下图中触发器初始状态为设下图中触发器初始状态为 0，试对应输入波形，试对应输入波形 画出画出 Q 和和 Q 的波形。的波形。QQSDRDSRSDRD保持保持初态为初态为 0，故保持为，故保持为 0。置置 0 保持保持QQ置置 1波形图波形图（二）（二）用或非门组成的基本触发器用或非门组成的基本触发器输入信号输入信号R、S为为高电平有效高电平有效用两个用两个或非门或非门交叉连交叉连接构成接构成电路电路组成组成两个互补的输出端两个互补的输出端1状态状态：Q1、Q 0 0状态状态：Q0、Q 1或非门组成的基本或非门组成的基本

12、RS触发器的特性表触发器的特性表 R高电平高电平有效置有效置0S高电平有高电平有效置效置1(三三)基本基本 RS 触发器的两种形式触发器的两种形式特特性性表表Qn11101010不定不定00Qn+1SDRD不定不定11001110Qn00Qn+1SDRDQQSDRDSRQQSDRDSR逻逻辑辑符符号号置置 0、置、置1 信信号号低电平有效低电平有效置置 0、置、置1 信信号号高电平有效高电平有效注注意意弄清输入信号弄清输入信号是低电平有效是低电平有效还是高电平有还是高电平有效。效。一、一、CMOS 集成基本集成基本RS触发器触发器1.由与非门组成：由与非门组成：CC4044&1TGRSENEN

13、Q11ENENEN三态三态 RS 锁存触发器特性表锁存触发器特性表R S ENQ n+1 注注 0 Z 高阻态高阻态0 0 10 1 11 0 11 1 1Q n保保 持持 置置 1 置置 0不允许不允许10不用不用内含内含 4 个个基本基本 RS 触发器触发器集成基本触发器集成基本触发器二、二、TTL 集成基本集成基本RS触发器触发器74279、74LS279QR&SQR&S1S2+VCC1R1SA1SB2R2S3R3SA3SB4R4S1Q2Q3Q4Q12356101112141547913Q1Q2Q3Q4816R1S11S12R2S2R3S31S32R4S4基本基本RS触发器的特点：触发器

14、的特点：主要优点主要优点（1 1）结构简单，仅由两个）结构简单，仅由两个与非门与非门或者或者或非门或非门交叉连接构成。交叉连接构成。（2 2）具有置）具有置0、置、置1 1和保持功能，其特性方程为和保持功能，其特性方程为存在问题存在问题（1 1）电平直接控制，即由输入信号直接控制触发器的输出，）电平直接控制，即由输入信号直接控制触发器的输出，电路抗干扰能力下降电路抗干扰能力下降（2 2）R、S之间存在约束，即两个输入不能同时为高电平。之间存在约束，即两个输入不能同时为高电平。约束条件01RSQRSQnn主要要求：主要要求：了解了解同步同步 RS 触发器、触发器、D 触发器触发器的电路、工的电路

15、、工作特点。作特点。4.2同步触发器同步触发器掌握掌握 同步同步RS 触发器、触发器、D 触发器的逻辑功能及其触发器的逻辑功能及其特性方程。特性方程。同步触发器同步触发器 Synchronous Flip-Flop 实际工作中，触发器的工作状态不仅要由触发输入实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要信号决定，而且要求按照一定的节拍工作。为此，需要增加一个增加一个时钟控制端时钟控制端 CP。CP 即即 Clock Pulse，它是一串，它是一串周期和脉宽一定的矩形脉冲。周期和脉宽一定的矩形脉冲。具有时钟脉冲控制的触发器称为具有时钟脉冲控制的触发

16、器称为时钟触发器时钟触发器，又称钟控触发器。又称钟控触发器。同步触发器是其中最简单的一种，而同步触发器是其中最简单的一种，而基本基本 RS 触发器称异步触发器。触发器称异步触发器。(一一)同步同步 RS 触发器触发器QQG1G2SRG3G4CPQ3Q4(一一)同步同步 RS 触发器触发器 工作原理工作原理 CP=0 时，时，G3、G4被封锁，输入信号被封锁，输入信号 R、S不起作用。基本不起作用。基本 RS 触发触发器的输入均为器的输入均为 1，触发器，触发器状态保持不变。状态保持不变。CP=1 时，时，G3、G4解除封锁，将输入信号解除封锁，将输入信号 R 和和 S 取非后送至基本取非后送至

17、基本 RS 触发器的输入端。触发器的输入端。0111SR1.电路结构与工作原理电路结构与工作原理 基本基本 RS 触发器触发器 增加了由时钟增加了由时钟 CP 控制的门控制的门 G3、G4 QQ1SC11R QQG1G2SRG3G4CPQ3Q4不定不定110011 10Qn00Qn+1SRRS功能功能 R、S 信号信号高电平有效高电平有效 SSDRRDRDSD2.逻辑功能与逻辑符号逻辑功能与逻辑符号异步置异步置 0 端端 RD 和异步置和异步置1 端端 SD 不受不受 CP 控制。控制。实际应用中，常需要利用异步端预置触发器值实际应用中，常需要利用异步端预置触发器值(置置 0 或置或置 1)，

18、预置完毕后应使，预置完毕后应使 RD=SD=1。RDCPRQQ1SSC1CPR1RRVCCRDS解：解：例例 对应输入波形画出下图中对应输入波形画出下图中 Q 端端波形。波形。原态未知原态未知QVCCRDRD3.同步同步 RS 触发器的特性表与特性方程触发器的特性表与特性方程 000010101010101101011000111101Qn+1QnSR特特性性表表同步同步RS触发器触发器Qn+1的卡诺图的卡诺图RSQn0100 0111 10 1 1 1 特性方程特性方程nnQRSQ 1RS=0(约束条件约束条件)RS 触发器功能也可用特性表与触发器功能也可用特性表与特性方程来描述。特性方程来

19、描述。特性方程特性方程指触发器次态与输入信号和电路原有指触发器次态与输入信号和电路原有状态之间的逻辑关系式。状态之间的逻辑关系式。1、电路组成及工作原理电路组成及工作原理QG1R&SQG3R&SG2G41DRDS ,nnQRSQ 1nDQD D（CP=1期间有效期间有效）在同步在同步RSRS触发器的基础上，触发器的基础上，增加反相器增加反相器G G5 5，通过它把加，通过它把加在在S S端的端的D D信号反相后送到信号反相后送到R R端。端。如右图。如右图。简化电路：省掉反相器。把简化电路：省掉反相器。把G3的输出送到的输出送到R端。端。G3的输出为的输出为SCPS1SDR解：解：例例 对应输

20、入波形画出下图中对应输入波形画出下图中 Q 端端波形波形(设触发器设触发器 初始状态为初始状态为 0)。QQ1DDC1CPDCPQCP=0，同步触发器状态不变，同步触发器状态不变初始状态为初始状态为 0CP=1，同步，同步 D 触发触发器次态跟随器次态跟随 D 信号信号 同步触发器在同步触发器在 CP=1 期间能发生多期间能发生多次翻转，这种次翻转，这种现象称为空翻现象称为空翻1 1）时钟电平控制，无约束问题）时钟电平控制，无约束问题在在CP=1期间，若期间，若D=1，则则Qn+1=1；若若D=0，则则Qn+1=0，即根据输入信号即根据输入信号D取值不同，触发取值不同，触发器既可以置器既可以置

21、1，也可以置也可以置0。由于电路是在同步由于电路是在同步RS触发器基础上经过改触发器基础上经过改进得到的，所以约束问题不存在。进得到的，所以约束问题不存在。2）CP=1时跟随，下降沿到来时才锁存时跟随，下降沿到来时才锁存CP=1期间，输出端随输入端的变化而变化；期间，输出端随输入端的变化而变化；只有只有当当CP脉冲下降沿到来时才锁存，锁存的内脉冲下降沿到来时才锁存，锁存的内容是容是CP下降沿瞬间下降沿瞬间D的值。的值。2、主要特点、主要特点3.D 触发器的触发器的特性表、特性方程、特性表、特性方程、驱动表驱动表和和状态转换图状态转换图 由触发器现态和次态的取值来确定输入由触发器现态和次态的取值

22、来确定输入信号取值的关系表，又称激励表。信号取值的关系表，又称激励表。用圆圈及其内的标注表示电路的所有稳态，用箭用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态头表示状态转换的方向，箭头旁的标注表示状态转换的条件。转换的条件。它们是触发器逻辑功能的不同描述方法，它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。也是时序逻辑电路逻辑功能的描述方法。0 00 11 01 1D Qn Qn+1特性方程特性方程Qn+1=D001101010011Qn+1QnDD 触发器特性表触发器特性表 00001111D 触发器驱动表触发器驱动表 0 00

23、11 01 10011无约束无约束 Qn+1 在在 D=0 时时就为就为 0，与，与 Qn 无关。无关。0 00 11 01 10 1D=1D=0D=0D=1 Qn+1 在在 D=1 时时就为就为 1，与，与 Qn 无关。无关。3.D 触发器的触发器的特性表、特性方程、特性表、特性方程、驱动表驱动表和和状态转换图状态转换图 同步同步D触发器触发器状态转换图状态转换图 三、集成同步三、集成同步 D 触发器触发器1.TTL：74LS375QG1QG3R&SG2G4111G5RSnnQRSQ 1nDQD D+VCC1D01LE1D12D02LE2D11Q01Q01Q11Q12Q02Q02Q12Q11

24、4791215236510111413Q1Q1Q2Q2Q3Q3Q4Q4D1CP1、2D2D3CP3、4D48162.CMOS：CC4042CG1QG3G2G41TGCQTGC111CG5G611CC=10 1CP=0保持保持CP=1CP=1CP=0保持保持+VCCD0D1D2D3CPPOLQ0Q0Q1Q1Q2Q2Q3Q347131456329101211151Q0Q0Q1Q1Q2Q2Q3Q3D0D1D2D3CPPOL816VSSD CP POLQnQn+1注注 0 1 0 0 1 1 0 1 1 1 1 1 0 0 0 1 0 0 1 0 0 1 0 1 01010101保持保持接收接收接收接

25、收保持保持特性表特性表真值表真值表 D CP POL Q注注 D 0 0 D 0 D 1 1 D 1 D锁存锁存D锁存锁存接接 收收CP 上升沿锁存上升沿锁存接接 收收CP 下降沿锁存下降沿锁存(三三)同步触发器的特点同步触发器的特点 同步触发器的同步触发器的触发方式触发方式为为电平触发式电平触发式 同步触发器的共同缺点是存在同步触发器的共同缺点是存在空翻空翻 触发脉冲作用期间，输入信号发生多次变化时，触发器触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。输出状态也相应发生多次变化的现象称为空翻。空翻可导致电路工作失控。空翻可导致电路工作失控。指时钟脉

26、冲信号控制指时钟脉冲信号控制触发器工作的方式触发器工作的方式 CP=1 期间翻转的称正电平触发式；期间翻转的称正电平触发式；CP=0 期间翻转的称负电平触发式。期间翻转的称负电平触发式。主要要求：主要要求：掌握边沿触发器的类型及其工作特点。掌握边沿触发器的类型及其工作特点。掌握由掌握由触发器符号识别触发器符号识别其逻辑功能和触发方式，其逻辑功能和触发方式，并进行波形分析。并进行波形分析。4.3 边沿触发器边沿触发器 边沿触发器是利用时钟脉冲的有效边沿（上升边沿触发器是利用时钟脉冲的有效边沿（上升沿或下降沿）将输入的变化反映在输出端，而沿或下降沿）将输入的变化反映在输出端，而在在CPCP=0=0

27、及及CPCP=1=1不接收信号，输出不会误动作。不接收信号，输出不会误动作。边沿触发器边沿触发器CPCP脉冲上升沿或下降沿进行脉冲上升沿或下降沿进行触发。触发。正边沿触发器正边沿触发器CPCP脉冲上升沿触发。脉冲上升沿触发。负边沿触发器负边沿触发器CPCP脉冲下降沿触发。脉冲下降沿触发。边沿触发方式，可提高触发器工作的可靠性，边沿触发方式，可提高触发器工作的可靠性，增强抗干扰能力。增强抗干扰能力。边沿触发器边沿触发器一、电路组成及工作原理一、电路组成及工作原理两个同步两个同步D D触发器级联而成触发器级联而成 具有主从结构具有主从结构 D CP Q Q DQ Q曾用符号 D CP 1DQ Q国

28、标符号 CP C1G5 G6G1 G2CPG3 从 G4&Q Q1G7 主 G8&1D1QmQm&（1 1）CP0 0时，门时，门G7、G8被被封锁，门封锁，门G3、G4打开，从触打开，从触发器的状态取决于主触发器发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号，输入信号D不起作用。不起作用。（2 2）CP1 1时，门时，门G7、G8打打开，门开，门G3、G4被封锁，从触被封锁，从触发器状态不变，主触发器的发器状态不变，主触发器的状态跟随输入信号状态跟随输入信号D的变化而的变化而变化，即在变化，即在CP1期间始终期间始终都有都有Qm=D。二、工作原理二、工作原理G5 G6G1 G2CPG3

29、 从 G4&Q Q1G7 主 G8&1D1QmQm&（3 3）CP下降沿到来时，封下降沿到来时，封锁门锁门G7、G8，打开门，打开门G3、G4，主触发器锁存，主触发器锁存CP下降下降时刻时刻D的值，即的值，即Qm=D，随，随后将该值送入从触发器，使后将该值送入从触发器，使Q=D、Q=D。（4 4）CP下降沿过后，主触下降沿过后，主触发器锁存的发器锁存的CP下降沿时刻下降沿时刻D的值被保存下来，而从触发的值被保存下来，而从触发器的状态也将保持不变。器的状态也将保持不变。综上所述，边沿综上所述，边沿D触发器触发器的特性方程为：的特性方程为：G5 G6G1 G2CPG3 从 G4&Q Q1G7 主

30、G8&1D1QmQm&下降沿时刻有效CPDQn1 CPQm 波形图波形图 CPQm 波形图波形图G5 G9 G6G1CPG3 G&Q Q1G7 G&1D1&G8 G10 G4G2 G11 RDSD D CP Q Q曾用符号SD RD Q 国标符号QSD CPDRD 三、异步输入端的作用三、异步输入端的作用 1 1、同步输入端与异步输入、同步输入端与异步输入端端 带有异步输入端的边沿带有异步输入端的边沿D触触发器的逻辑电路图和逻辑符号发器的逻辑电路图和逻辑符号如图所示。如图所示。D叫做同步输入端。叫做同步输入端。、叫做异步输入端，当叫做异步输入端，当 0时，时，触发器被复位到触发器被复位到0状态

31、；状态；当当 0时，触发器被置位到时，触发器被置位到1状态。状态。DSDRDSDRG5 G9 G6G1CPG3 G&Q Q1G7 G&1D1&G8 G10 G4G2 G11 RDSD 2 2、异步输入端的工作原理、异步输入端的工作原理 、RD端的工作原理端的工作原理 当当RD0时，为了可靠地将时，为了可靠地将触发器复位到触发器复位到0状态，状态，RD既接既接到门到门G2、G6的输入端，也接到的输入端，也接到门门G7的输入端。这的输入端。这不仅将主触不仅将主触发器和从触发器同时直接复位发器和从触发器同时直接复位到到0 0状态，而且还封住了门状态，而且还封住了门G7，使使D即便是即便是CP=1也不

32、能起作用。也不能起作用。也就是说无论也就是说无论CP处在什么状处在什么状态态(0或或1)，加在，加在RD端的低电平端的低电平或负脉冲均能将触发器可靠地或负脉冲均能将触发器可靠地复位到复位到Q=0、Q=1，即，即0状态。状态。G5 G9 G6G1CPG3 G&Q Q1G7 G&1D1&G8 G10 G4G2 G11 RDSD 2 2、异步输入端的工作原理、异步输入端的工作原理 、SD端的工作原理端的工作原理 SD分别接到门分别接到门G1、G5、G8的输入端。的输入端。因此无论因此无论CP为何为何值，加在值，加在SD端的低电平或负脉端的低电平或负脉冲，都能将触发器可靠地置位冲，都能将触发器可靠地置

33、位到到Q=1、Q=0，即，即1状态。即状态。即使使CP=1，由于门由于门G8被封锁，被封锁，D信号也进不了主触发器，也信号也进不了主触发器，也就是说，只要加在就是说，只要加在SD端的低电端的低电平或负脉冲一到，无论平或负脉冲一到，无论CP是是什么状态、什么状态、D为何值，触发器为何值，触发器一定是一定是Q=1、Q=0。二、边沿二、边沿D触发器的主要特点触发器的主要特点 1 1、CP边沿（上升沿或下降沿）触发边沿（上升沿或下降沿）触发 在在CP脉冲上升沿（或下降沿）时刻，触发器按照脉冲上升沿（或下降沿）时刻，触发器按照特性方程特性方程Qn+1=D的规定转换状态，实际上是加在的规定转换状态，实际上

34、是加在D端端的信号被锁存起来，送到输出端。的信号被锁存起来，送到输出端。2 2、抗干扰能力强、抗干扰能力强 因为只在触发沿甚短的时间内触发，其他时间输入因为只在触发沿甚短的时间内触发，其他时间输入信号对触发器不起作用，保证信号的可靠接收。信号对触发器不起作用，保证信号的可靠接收。3 3、只具有置、只具有置1 1、置、置0 0功能功能 在某些情况下，使用起来不够方便。在某些情况下，使用起来不够方便。CPDQ波形图波形图 Q QCPDQ 边沿触发器及边沿触发器及CP和和D的波形如下图所示，试对应画的波形如下图所示，试对应画出出Q和和Q的波形图。的波形图。解：由图所示的边沿触发器逻辑符号可解：由图所

35、示的边沿触发器逻辑符号可知这是一个下降沿触发的边沿知这是一个下降沿触发的边沿D触发器，触发器，于是画出的于是画出的Q和和Q的波形如下。的波形如下。如右图所示在边沿如右图所示在边沿D触发器的基础上，增加触发器的基础上，增加三个门三个门G1、G2、G3，把，把输出输出Q馈送回馈送回G1、G3便便构成了边沿构成了边沿JK触发器。触发器。4.3.2 4.3.2 边沿边沿JK触发器触发器DCP&Q Q1&1111JK&G1G2G3 J CP K Q Q J KQ Q曾用符号 J CP K 1J 1KQ Q国标符号 CP C1一、电路组成及其工作原理一、电路组成及其工作原理 逻辑符号如下图所示。逻辑符号如

36、下图所示。1、D的逻辑表达式的逻辑表达式nnnnnnnnnnQKQJKJQKQJQKQJKQQJKQQJD)()(1nnnQDJQKQCP下降沿时刻有效下降沿时刻有效二、工作原理二、工作原理 2 2、特性方程、特性方程 将上式代入边沿将上式代入边沿D触触发器的特性方程，可以发器的特性方程，可以得到：得到：DCP&Q Q1&1111JK&G1G2G3二、集成边沿二、集成边沿JK触发器触发器(a)74LS112 的引脚图 16 15 14 13 12 11 10 974LS112 1 2 3 4 5 6 7 8VCC 1RD 2RD 2CP 2K 2J 2SD 2Q1CP 1K 1J 1SD 1Q

37、 1Q 2Q GND(b)CC4027 的引脚图 16 15 14 13 12 11 10 9CC4027 1 2 3 4 5 6 7 8VDD 2Q 2Q 2CP 2RD 2K 2J 2SD1Q 1Q 1CP 1RD 1K 1J 1SD VSS74LS112为为CP下降沿触发，其异步输入端下降沿触发，其异步输入端RD和和SD为为低电平有效。低电平有效。CC4027为为CP上升沿触发，且其异步输入端上升沿触发，且其异步输入端RD和和SD为高电平有效。为高电平有效。注注意意1、CMOS边沿边沿JK触发器触发器CC4027异步置异步置1异步置异步置0不允许不允许10不用不用 0 1 1 0 1 1

38、 不变不变01 0 0 0 1 0 0 保持保持同步置同步置0同步置同步置1翻转翻转01001110 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0 注注Qn+1J K Qn RD SD CPCC4027的特性表的特性表 当当RD=SD=0时，时，CP上上升沿瞬间，触发器按照升沿瞬间，触发器按照特性方程特性方程Qn+1=JQn+KQn的规定转换状态，的规定转换状态，CP下下降沿无效，即降沿无效，即CP下降沿下降沿不起作用，相应地触发不起作用，相应地触发器仍维持原来状态不变。器仍维持原

39、来状态不变。当异步输入端工作时，当异步输入端工作时，J、K、Qn、CP均无效，均无效，即对即对Qn+1不起作用，触发不起作用，触发器输出端的状态仅决定器输出端的状态仅决定于于RD、SD的取值，当的取值，当RDSD01时置时置1，RDSD10时置时置0，RDSD11不允不允许。许。2、TTL边沿边沿JK触发器触发器74LS11274LS112的特性表的特性表异步置异步置0异步置异步置1不允许不允许10不用不用 0 1 1 0 0 0 不变不变01 0 1 1 1 1 1 保持保持同步置同步置0同步置同步置1翻转翻转01001110 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0

40、1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 注注Qn+1J K Qn RD SD CP 当当RD=SD=1=1时，时，CP下下降沿瞬间，触发器按照降沿瞬间，触发器按照特性方程特性方程Qn+1n+1=JQn+KQn的规定转换状态，的规定转换状态，CP上上升沿无效，即升沿无效，即CP上升沿上升沿不起作用，相应地触发不起作用，相应地触发器仍维持原来状态不变。器仍维持原来状态不变。当异步输入端工作时，当异步输入端工作时，J、K、Qn、CP均无效，均无效，即对即对Qn+1不起作用，触发不起作用，触发器输出端的状态仅决定器输出端的状态仅决定于于RD、SD

41、的取值，当的取值，当RDSD01时置时置0 0，RDSD10时置时置1 1，RDSD00不不允许。允许。三、边沿三、边沿JKJK触发器的主要特点触发器的主要特点 1 1、CPCP边沿（上升沿或下降沿）触发边沿（上升沿或下降沿）触发在在CPCP脉冲上升沿（或下降沿）时刻，触发器按照特脉冲上升沿（或下降沿）时刻，触发器按照特性方程的规定转换状态，其它时间性方程的规定转换状态，其它时间J J、K K不起作用。不起作用。2 2、抗干扰能力强、抗干扰能力强因为只在触发沿甚短的时间内触发，其它时间输因为只在触发沿甚短的时间内触发，其它时间输 入信号对触发器不起作用，保证信号的可靠接收。入信号对触发器不起作

42、用，保证信号的可靠接收。3 3、功能齐全，使用灵活方便、功能齐全，使用灵活方便具有置具有置1 1、置、置0 0、保持、翻转四种功能。、保持、翻转四种功能。4.3.3边沿触发器逻辑功能及其转换边沿触发器逻辑功能及其转换 (一一)边沿触发器逻辑功能的比较边沿触发器逻辑功能的比较无约束，无约束，但功能少但功能少无约束，无约束，且功能强且功能强令令 J=K=T即可即可令令J=K=1即可即可 D 功能功能1 0Qn+110DQn+1=D T 功能功能 QnQnQn+110TnnQTQ 1 JK 功能功能 Qn10 QnQn+111011000KJQn+1=JQn+KQnT功能功能(计数功能计数功能)只有

43、只有 CP 输入端，输入端，无数据输入端。无数据输入端。来一个来一个CP翻转一次翻转一次Qn+1=Qn 一、边沿触发器逻辑功能分类一、边沿触发器逻辑功能分类1 1、JK触发器触发器 凡具有保持、置凡具有保持、置1 1、置、置0 0、翻转功能的时钟触、翻转功能的时钟触发电路都称为发电路都称为JKJK型时钟触发器，简称型时钟触发器，简称JKJK触发器。触发器。CP下降沿下降沿(或上升沿或上升沿)有效有效特性表特性表特性方程特性方程DQn+10011功能功能置0置1特性表特性表DQn1CP下降沿下降沿(或上升沿或上升沿)时刻有效时刻有效特性方程特性方程 2 2、D型触发器型触发器 凡具有置凡具有置1

44、 1、置、置0 0功能的电路都称为功能的电路都称为D型时钟触发型时钟触发器，简称器，简称D型触发器或型触发器或D触发器。触发器。Q1DC1CPDQ(a)Q1DC1CPDQ(b)逻辑符号逻辑符号 特性表特性表 特性方程特性方程 凡具有保持、翻转功能的电路，即当凡具有保持、翻转功能的电路，即当T=0是保持状是保持状态不变，态不变，T=1时翻转的电路，都称为时翻转的电路，都称为T型时钟触发器，型时钟触发器，简称简称T型触发器或型触发器或T触发器。触发器。3 3、T型触发器型触发器翻转101 01 1保持010 00 1注Qn+1T QnCP下降沿下降沿(或上升沿或上升沿)有效有效Q1TC1CPTQT

45、触发器特性方程：触发器特性方程：nnnnQTQTQTQ1与与JK触发器的特性方程比较，得：触发器的特性方程比较，得：TKTJ1J C11KTQQCPJK触发器触发器T触发器触发器3 3、T型触发器型触发器D触发器触发器T触发器触发器nQTDT1D C1QQCP=1 特性表特性表 特性方程特性方程CP下降沿下降沿(或上升沿或上升沿)有效有效 3 3、T型触发器型触发器 凡是每来一个时钟脉冲就翻转一次的电路，都称为凡是每来一个时钟脉冲就翻转一次的电路，都称为T型时钟触发器。型时钟触发器。CP Q Q C1 逻辑符号逻辑符号翻转100 1 注Qn+1Qn CP1J C11K1QQCPnnQQ1与与J

46、K触发器的特性方程比较，得：触发器的特性方程比较，得：nnnnQQQQ111JK触发器触发器T触发器触发器T触发器的特性方程：触发器的特性方程：变换变换T触发器的特性方程：触发器的特性方程：11KJD触发器触发器T触发器触发器nQD CP1D C1QQ 二、边沿触发器逻辑功能表示方法二、边沿触发器逻辑功能表示方法 触发器逻辑功能的表示方法有触发器逻辑功能的表示方法有特性表特性表、卡诺图卡诺图、特性方程特性方程、状态图状态图和和时序图时序图5 5种。种。1 1、特性表、卡诺图和特性方程、特性表、卡诺图和特性方程 （1 1）特性表（真值表）特性表（真值表）以表格形式描述触发器的逻辑功能。以表格形式

47、描述触发器的逻辑功能。（2 2）卡诺图）卡诺图 表达构成次态的各个最小项在逻辑上的相邻性。表达构成次态的各个最小项在逻辑上的相邻性。（3 3）特性方程）特性方程 用逻辑表达式概括触发器用逻辑表达式概括触发器的逻辑功能。的逻辑功能。D触发器触发器JK触发器触发器 2 2、状态图和时序图、状态图和时序图 （1 1）状态图）状态图 表示触发器的状态转换关系及转换条件。表示触发器的状态转换关系及转换条件。以以CP下降沿触发的下降沿触发的JK触发器为例触发器为例 （2 2）时序图）时序图 反应时钟脉冲反应时钟脉冲CP、输入信号和触发器状态之间在、输入信号和触发器状态之间在时间上的对应关系。时间上的对应关

48、系。QCPJKQ注注意意(1)弄清弄清时钟触发沿时钟触发沿是上升沿还是下降沿？是上升沿还是下降沿？(2)弄清有无异步输入端？弄清有无异步输入端？异步置异步置 0 端和异步端和异步置置 1 端端是低电平有效还是高电平有效？是低电平有效还是高电平有效？(4)边沿触发器的逻辑功能和特性方程与同步边沿触发器的逻辑功能和特性方程与同步触发器的相同，但由于触发方式不一样，触发器的相同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的因此，它们的逻辑功能和特性方程成立的时间不同。时间不同。边沿触发器的逻辑功能和特性边沿触发器的逻辑功能和特性方程只在时钟的上升沿方程只在时钟的上升沿(或下降沿或下降沿

49、)成立。成立。(3)异步端不受时钟异步端不受时钟 CP 控制控制，将直接实现置，将直接实现置 0 或置或置 1。触发器工作时，应保证异步端接非。触发器工作时，应保证异步端接非有效电平。有效电平。Q1Q1CPDC11D(a)(b)SC1R1DCPQ2Q2三、边沿触发器工作波形分析举例三、边沿触发器工作波形分析举例 解：解：例例 设触发器初态为设触发器初态为 0，试对应输入波形画出，试对应输入波形画出 Q1、Q2 的波形。的波形。DCPQ1Q2nQD22 D 触发器特性方程为触发器特性方程为 Qn+1=D功能是翻转功能是翻转因此因此nnQDQ2212 C110触发器初态为触发器初态为 0C1该电路

50、的功能是：该电路的功能是：在时钟触发沿到在时钟触发沿到达时状态发生翻转，这种功能称为计数达时状态发生翻转，这种功能称为计数功能，功能，相应触发器称为计数触发器。相应触发器称为计数触发器。JCPKT解：解：例例 设触发器初态为设触发器初态为 1，试对应输入波形画出，试对应输入波形画出 Q1、Q2 的波形。的波形。触发器初态为触发器初态为 1Q1Q1CPJC11J(a)(b)SC1R1KCPQ2Q2K1K1JTVCCC111001001SVCCRC1CP1JT1K1010CP 之前之前 J、K最后取值为最后取值为 1CP 之前之前 J、K最后取值为最后取值为 0触发器初态为触发器初态为 1Q1Q2