数字电子技术基础第07章.ppt

《数字电子技术基础第07章.ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础第07章.ppt（43页珍藏版）》请在一课资料网上搜索。

1、第七章 半导体存储器第七章 半导体存储器7.1 概述能存储大量二值信息的器件一、一般结构形式1 单元数庞大2 输入/输出引脚数目有限二、分类1、从存/取功能分：只读存储器(Read-Only-Memory）随机读/写（Random-Access-Memory）2、从工艺分：双极型MOS型)()()(多次修改可擦除的可编程只能修改一次可编程不能修改掩模EPROMROMROMRAMRAM动态静态7.2 ROM7.2.1 掩模ROM一、结构二、举例地 址数 据A1A0D3D2D1D0000101011011100100111110A0An-1W0W(2n-1)D0Dm交点有二极管表示存1，没有表示存

2、0。输出信号表达式输出信号表达式与门阵列输出表达式：与门阵列输出表达式：或门阵列输出表达式：或门阵列输出表达式：010AAW 011AAW 012AAW 013AAW 100WWD311WWD3202WWWD313WWD两个概念：存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0”存储器的容量：“字数 位数”掩模ROM的特点：出厂时已经固定，不能更改，适合大量生产简单，便宜，非易失性7.2.2 可编程ROM（PROM）总体结构与掩模ROM一样，但存储单元不同写是一次性编程，不能改*0)的熔断编程时将不用(有出厂时，每个结点上都熔丝由易熔合金制成存为7.2.2 可

3、编程ROM（PROM）总体结构与掩模ROM一样，但存储单元不同AW：写入放大器：写入放大器AR：读出放大器：读出放大器写入时，要使用编程器。字线（D）接编程脉冲（20V），DZ导通，AW输出低，输出低电平，使熔丝熔断。读出时，AR输出的高电平不足以使DZ导通。7.2.3 可擦除的可编程ROM（EPROM）总体结构与掩模ROM一样，但存储单元不同 EPROM E2PROM一、用紫外线擦除的PROM（UVEPROM）管叠栅注入MOSMOSInjuctiongateStackedSIMOS)(浮置栅控制栅:fcGG通处正常逻辑高电平下导上未充负电荷，则若导通处正常逻辑高电平下不上充以负电荷，则若工作

4、原理：cfcfGGGG年）光灯下分钟（阳光下一周，荧紫外线照射空穴对，提供泄放通道生电子“擦除”：通过照射产形成注入电荷到达吸引高速电子穿过宽的正脉冲，上加同时在发生雪崩击穿）间加高压（“写入”：雪崩注入33020,50,25,2520,2fcGSiOmsVGVSD输入地址的输入地址的高高4位（位（A7A4）加到加到行地址译码器行地址译码器上，从上，从16行存储单元中选出要读行存储单元中选出要读的一行。的一行。输入地址的输入地址的低低4位（位（A3A0）加到加到列地址译码器列地址译码器上，再上，再从选中的一行存储单元中从选中的一行存储单元中选出要读的一位。选出要读的一位。SIMOS管二、电可擦

5、除的可编程ROM（E2PROM）总体结构与掩模ROM一样，但存储单元不同)(管浮栅隧道氧化层采用点擦除慢，操作不便的缺为克服MOSFLOTOXUVEPROM“隧道效应”电子会穿越隧道）当场强达到一定大小（厚度之间有小的隧道区，与,/cmVmSiODGf78210102N沟道增强型沟道增强型控制珊控制珊浮置珊浮置珊浮置珊与漏区之间有浮置珊与漏区之间有一个极薄的氧化层一个极薄的氧化层选通管选通管(N管管)，提高擦、，提高擦、写可靠性并保护隧道写可靠性并保护隧道区的超薄氧化层区的超薄氧化层存储管存储管导通）下，电压（未充电荷时，正常读出截止）下，电压（充电荷后，正常读出工作原理：1133TVGTVG

6、GCCffjCiGBmsVGW电子通过隧道区接的正脉冲，加充电：010,20,上电荷经隧道区放电加正脉冲，接放电：fjiCGBWG,0读出状态擦除（写1）状态写入（写0）状态三、快闪存储器（Flash Memory）为提高集成度，省去T2（选通管）改用叠栅MOS管（类似SIMOS管）（隧道区）区有极小的重叠区与）更薄（与衬底间SGnmOSGfif15102的正脉冲，加接），加正压（，充电利用雪崩注入方式向工作原理：usVGVVSDGcssf101206*上电荷经隧道区放电的正脉冲加放电，利用隧道效应fsscfGnsVVGG100120,浮置珊与衬底浮置珊与衬底之间有一个极之间有一个极薄的氧化层

7、薄的氧化层快闪存储器快闪存储器存储单元存储单元7.3 随机存储器RAM7.3.1 静态随机存储器（SRAM）一、结构与工作原理10244位位RAM 2114结构框图结构框图行号行号列号列号A9一种简单的读/写控制电路&GGGCSR/W3451GDDI/OG2当选片信号当选片信号CS1时，时，G5、G4输出为输出为0，三态门，三态门G1、G2、G3均处于高均处于高阻状态，输入阻状态，输入/输出（输出（I/O）端与存储器内部完全隔离，存储器禁止）端与存储器内部完全隔离，存储器禁止读读/写操作，即不工作；写操作，即不工作；当当CS0时，时，芯片被选通：芯片被选通：当当 1时，时，G5输出高电平，输出

8、高电平，G3被打开，于是被选中的单元所存储被打开，于是被选中的单元所存储的数据出现在的数据出现在I/O端，存储器执行端，存储器执行读操作读操作；WR/当当 0时，时，G4输出高电平，输出高电平，G1、G2被打开，此时加在被打开，此时加在I/O端的数端的数据以互补的形式出现在内部数据线上，存储器执行据以互补的形式出现在内部数据线上，存储器执行写操作写操作。WR/二、SRAM的存储单元六管N沟道增强型MOS管T1、T2构成反相器构成反相器T3、T4构成另一反相器构成另一反相器T1T4构成构成RS锁存器。锁存器。T1导通、导通、T3截止为截止为0状态状态，T3导通、导通、T1截止为截止为1状态状态。

9、只有当存储单元所在只有当存储单元所在的行、列对应的的行、列对应的Xi、Yi线均为线均为1时，该单元时，该单元才与数据线接通，才才与数据线接通，才能对它进行读或写，能对它进行读或写，这种情况称为这种情况称为选中状选中状态态。存储单元所在的行和列同存储单元所在的行和列同时被选中后，时被选中后，Xi=1，Yj=1，T5T8均导通。均导通。Q和和Bj相连，相连，和和 相连。相连。QjB如如 0、1，则，则A1通，通，A2和和A3截止，截止，Q经经A送送到到I/O端实现数据端实现数据读出读出。CS/WR如如 1、0，则，则A1截止，截止，A2和和A3通，通，I/O上的上的数据数据写入写入存储单元。存储单

10、元。CS/WR7.3.2*动态随机存储器（DRAM）动态存储单元是利用MOS管栅极电容可以存储电荷的原理四管、三管动态四管、三管动态MOS存储单元：外围控制电路简单，读出信存储单元：外围控制电路简单，读出信号较大，但存储电路本身结构较复杂，不利于集成化。号较大，但存储电路本身结构较复杂，不利于集成化。单管动态单管动态MOS存储单元：外围控制电路较复杂，但存储电路存储单元：外围控制电路较复杂，但存储电路本身结构简单，有利于集成化，目前广为应用。本身结构简单，有利于集成化，目前广为应用。7.4 存储器容量的扩展7.4.1 位扩展方式位扩展方式适用于每片RAM,ROM字数够用而位数不够时接法：将各片

11、的地址线、读写线、片选线并联即可7.4.2 字扩展方式适用于每片RAM,ROM位数够用而字数不够时SCWRAAOIOI片选信号：写信号：读地址线：数据线：/70701024 x 8RAM70OIOI.9870AAAA,.WRWRAAAAOIOI写信号：读地址线：数据线：/987070,):(110025625670A个地址个字，需要每一片提供SCYYAAAA分别接四片的译成即将两位代码区分四片用,308989102376876751251125625501110010007070707,AAAAAAAA四片的地址分配就是：00011101101110110111111089AA4321SCSC

12、SCSC1110010029292929AAAAAAAA,四片的地址分配就是：00011101101110110111111001AA4321SCSCSCSC另一种实现方法01AA932AAA例例2已知 44 位RAM如图所示。将他们扩展为88 位RAM。求需要几片44 位RAM(1)画出电路图7.5 用存储器实现组合逻辑函数一、基本原理从ROM的数据表可见：若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数地 址数 据A1A0D3D2D1D0000101011011100100111110A0An-1W0W(2n-1)字线字线位线位线三态门三态门每个输出代码每个输出代码称为一个称为

13、一个“字字”二、举例1.用ROM设计一个八段字符显示的译码器ABCDDCBAYDCBADABCYBCDADBCDCBAYCBABCAY4321),(),(),(),(15214414107676324321mYmYmYmY2.用ROM产生如下一组多输出逻辑函数ROM点阵图点阵图例 试用ROM构成能实现函数y=x2的运算表电路，x的取值范围为015的正整数。解：解：(1)分析要求、设定变量分析要求、设定变量自变量自变量x的取值范围为的取值范围为015的正整数，对应的的正整数，对应的4位二进制正位二进制正整数，整数，用用B=B3B2B1B0表示。根据表示。根据y=x2的运算关系，可求出的运算关系，

14、可求出y的最大的最大值是值是152225，可以用，可以用8位二进制数位二进制数Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。表示。(2)列真值表列真值表函数运算表函数运算表B3 B2 B1 B0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 十进制数 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 0 0 4 0 0 1 1 0 0 0 0 1 0 0 1 9 0 1 0 0 0 0 0 1 0 0 0 0 16 0 1 0 1 0 0 0 1 1 0 0 1 25 0 1 1 0 0 0 1 0 0

15、 1 0 0 36 0 1 1 1 0 0 1 1 0 0 0 1 49 1 0 0 0 0 1 0 0 0 0 0 0 64 1 0 0 1 0 1 0 1 0 0 0 1 81 1 0 1 0 0 1 1 0 0 1 0 0 100 1 0 1 1 0 1 1 1 1 0 0 1 121 1 1 0 0 1 0 0 1 0 0 0 0 144 1 1 0 1 1 0 1 0 1 0 0 1 169 1 1 1 0 1 1 0 0 0 1 0 0 196 1 1 1 1 1 1 1 0 0 0 0 1 225(3)写标准与或表达式写标准与或表达式Y7=m12+m13+m14+m15Y6=m8

16、+m9+m10+m11+m14+m15Y5=m6+m7+m10+m11+m13+m15Y4=m4+m5+m7+m9+m11+m12Y3=m3+m5+m11+m13Y2=m2+m6+m10+m14Y1=0Y0=m1+m3+m5+m7+m9+m11+m13+m15(4)画ROM存储矩阵节点连接图为做图方便，可将ROM矩阵中的二极管用节点表示。BBBBWWWWWWWWWWWWWWWWYYYYYYYY00011122233344556677891011121314151111(阵 列储 门矩 阵存 或(器 列(地译 门码 阵(址 与0(m)(m)1(m )15常用ROM和RAM举例1234567891

17、011121314151617181920212223246116765432112AAAAAAADD00ADVAAWEOECSDDDDDADD891076543GNDAAAAAAAAAAA012345678910AA1112OOOOO0O12O345O6722321242534567898kB8276410VPP127PGM(PGM)VCCVIH20CSOECSOE221112131415161718地址输入数据据输出标准标准28脚双列直插脚双列直插EPROM 2764 2K8位静态位静态CMOS RAM 6116 本章小结1半导体存储器是现代数字系统特别是计算机系统中的重半导体存储器是现代

18、数字系统特别是计算机系统中的重要组成部件，它可分为要组成部件，它可分为RAM和和ROM两大类，绝大多数属两大类，绝大多数属于于MOS工艺制成的大规模数字集成电路。工艺制成的大规模数字集成电路。2RAM是一种时序逻辑电路，具有记忆功能。其它存储的是一种时序逻辑电路，具有记忆功能。其它存储的数据随电源断电而消失，因此是一种易失性的读写存储器。数据随电源断电而消失，因此是一种易失性的读写存储器。它包含有它包含有SRAM和和DRAM两种类型，前者用触发器记忆数据，两种类型，前者用触发器记忆数据，后者靠后者靠MOS管栅极电容存储数据。因此，在不停电的情况下，管栅极电容存储数据。因此，在不停电的情况下，S

19、RAM的数据可以长久保持，而的数据可以长久保持，而DRAM则必需定期刷新。则必需定期刷新。3ROM是一种非易失性的存储器，它存储的是固定数据，是一种非易失性的存储器，它存储的是固定数据，一般只能被读出。根据数据写入方式的不同，一般只能被读出。根据数据写入方式的不同，ROM又可又可分成固定分成固定ROM和可编程和可编程ROM。后者又可细分为。后者又可细分为PROM、EPROM、E2PROM和快闪存储器等，特别是和快闪存储器等，特别是E2ROM和快和快闪存储器可以进行电擦写，已兼有了闪存储器可以进行电擦写，已兼有了RAM的特性。的特性。4从逻辑电路构成的角度看，从逻辑电路构成的角度看，ROM是由与门阵列和或门阵是由与门阵列和或门阵列构成的组合逻辑电路。列构成的组合逻辑电路。ROM的输出是输入最小项的组的输出是输入最小项的组合，因此采用合，因此采用ROM可方便地实现各种逻辑函数。随着大可方便地实现各种逻辑函数。随着大规模集成电路成本的不断下降，利用规模集成电路成本的不断下降，利用ROM构成各种组合、构成各种组合、时序电路，愈来愈具有吸引力。时序电路，愈来愈具有吸引力。7.9 用用16*4的的ROM设计设计2位二进制乘法器电路位二进制乘法器电路7.9 用用16*4的的ROM设计设计2位二进制乘法器电路位二进制乘法器电路