数字电子技术基础-触发器.ppt

《数字电子技术基础-触发器.ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础-触发器.ppt（47页珍藏版）》请在一课资料网上搜索。

1、第四章第四章 触发器触发器4.0 概述概述4.1 基本触发器基本触发器4.2 同步触发器同步触发器4.3 边沿触发器边沿触发器4.4 触发器的电气特性触发器的电气特性概述概述一、基本要求一、基本要求1.有两个稳定的状态有两个稳定的状态(0、1)，以表示存储内容；，以表示存储内容；2.能够接收、保存和输出信号。能够接收、保存和输出信号。二、现态和次态二、现态和次态1.现态：现态：触发器接收输入信号之前的状态。触发器接收输入信号之前的状态。nQ2.次态：次态：触发器接收输入信号之后的状态。触发器接收输入信号之后的状态。1 nQ三、分类三、分类1.按电路结构和工作特点：按电路结构和工作特点：2.按逻

2、辑功能分：按逻辑功能分：RS、JK、D 和和 T(T )。3.其他：其他：TTL 和和 CMOS，分立和集成。，分立和集成。4.1 基本触发器基本触发器G24.1.1 由与非门组成由与非门组成一、电路及符号一、电路及符号QG1R&SQQQRSRSQ=0Q=10 态态Q=1Q=01 态态10010110G2QG1R&SQQSQ QRQ 二、工作原理二、工作原理1 RSQ=QQQ “保持保持”0,1 RS1001Q=0Q=10 态态“置置 0”或或“复位复位”(Reset)1,0 RS0110Q=1Q=01 态态“置置 1”或或“置位置位”(Set)0 RSQ和和Q 均为均为UHR 先撤消：先撤消

3、：1 态态S 先撤消：先撤消：0 态态信号同时撤消：信号同时撤消：状态不定状态不定 (随机随机)简化波形图简化波形图状态翻转过程需要一定的延迟时间状态翻转过程需要一定的延迟时间,如如 1 0，延迟时间为延迟时间为 tPHL；0 1，延迟时间为延迟时间为 tPLH。由于实际中翻转延迟时间相对于脉由于实际中翻转延迟时间相对于脉冲的宽度和周期很小，故可视为冲的宽度和周期很小，故可视为0。QG1R&SQ设触发器初始状态为设触发器初始状态为0：SRQQSRQQ信号同时撤消信号同时撤消,出出现不确定状态现不确定状态信号不同时撤信号不同时撤消，状态确定消，状态确定三、现态、次态、特性表和特性方程三、现态、次

4、态、特性表和特性方程1.现态和次态现态和次态现态现态Qn：触发器接收输入信号之前的状态。触发器接收输入信号之前的状态。次态次态Qn：触发器接收输入信号之后的新状态。触发器接收输入信号之后的新状态。2.特性表和特性方程特性表和特性方程R S QnQ n+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1011100不用不用不用不用特性表特性表简化特性表简化特性表R SQ n+10 00 11 01 1Q n保持保持1置置 10置置 0不用不用 不允许不允许RS0100011110nQQ n+1011100特性方程特性方程Q n+1=S+RQ n0 RS 例例 SR

5、QQRSQQ4.1.2 由或非门组成由或非门组成一、电路及符号一、电路及符号QQSRSR二、工作原理二、工作原理0 SRnnnnQQQQ 11,1,0 SR0,111 nnQQ0,1 SR1,011 nnQQ1 SRL11UQQnn均为均为、“保持保持”“置置 0”“置置 1”“不允许不允许”若高电平同时撤消，则状态若高电平同时撤消，则状态不定不定。G2QG1RSQ11SRQQ三、特性表和特性方程三、特性表和特性方程R SQ n+10 00 11 01 1Q n保持保持置置 1置置 0不许不许10不用不用Q n+1=S+RQ n0 RS约束条件约束条件四、基本四、基本 RS 触发器主触发器主要

6、特点要特点1.优点：优点：结构简单，结构简单，具有置具有置 0、置、置 1、保持功能。、保持功能。2.问题问题：输入电平直接控制输输入电平直接控制输出状态，使用不便，抗干扰能出状态，使用不便，抗干扰能力差；力差；R、S 之间有约束。之间有约束。G2QG1RSQ11波波形形图图4.1.3 集成基本触发器集成基本触发器一、一、CMOS 集成基本触发器集成基本触发器1.由与非门组成：由与非门组成：CC4044&1TGRSENENQ11ENENEN三态三态 RS 锁存触发器特性表锁存触发器特性表R S ENQ n+1 注注 0 Z 高阻态高阻态0 0 10 1 11 0 11 1 1Q n保保 持持

7、置置 1 置置 0不允许不允许10不用不用内含内含 4 个个基本基本 RS 触发器触发器2.由或非门组成：由或非门组成：CC4043(略略)+VCC1R1SA1SB2R2S3R3SA3SB4R4S1Q2Q3Q4Q12356101112141547913Q1Q2Q3Q4816R1S11S12R2S2R3S31S32R4S4二、二、TTL 集成基本触发器集成基本触发器74279、74LS279QR&SQR&S1S2+VCC1R1SA1SB2R2S3R3SA3SB4R4S1Q2Q3Q4Q12356101112141547913Q1Q2Q3Q4816R1S11S12R2S2R3S31S32R4S44.

8、2 同步触发器同步触发器同步触发器：同步触发器：触发器的工作状态不仅受输入端触发器的工作状态不仅受输入端(R、S)控制，而且还受时钟脉冲控制，而且还受时钟脉冲(CP)的控制。的控制。CP(Clock Pulse):等周期、等幅的脉冲串。等周期、等幅的脉冲串。基本基本 RS 触发器：触发器：S 直接置位端；直接置位端；R 直接复位端。直接复位端。(不受不受 CP 控制控制)同步触发器：同步触发器：同步同步 RS 触发器触发器同步同步 D 触发器触发器4.2.1 同步同步 RS 触发器触发器 一、电路组成及工作原理一、电路组成及工作原理1.电路及逻辑符号电路及逻辑符号QG1R&SQG3R&SG2G

9、4曾用符号曾用符号QQRSRS CPCP国标符号国标符号QQRSRS CPC12.工作原理工作原理当当 CP=01 RSnnQQ 1保持保持当当 CP=1SSCPS 1与基本与基本 RS 触发器功能相同触发器功能相同RRCPR 1特性表：特性表：CP R S Q nQ n+1注注 0 Q n保持保持 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1011100不用不用不用不用保持保持置置1置置0不许不许特性方程特性方程:nnQRSQ 1约束条件约束条件0 RSCP=1期间有效期间有效二、主要特点二、主要特点1.时钟电

10、平控制时钟电平控制CP=1 期间接受输入信号；期间接受输入信号；CP=0 期间输出保持不变。期间输出保持不变。（抗干扰能力有所增强）（抗干扰能力有所增强）2.RS 之间有约束之间有约束4.2.2 同步同步 D 触发器触发器 一、电路组成及工作原理一、电路组成及工作原理QG1R&SQG3R&SG2G41DRDS ,nnQRSQ 1nDQD D（CP=1期间有效）期间有效）简化电路：省掉反相器。简化电路：省掉反相器。二、主要特点二、主要特点1.时钟电平控制，无约束问题；时钟电平控制，无约束问题；2.CP=1 时跟随。时跟随。)(1DQn 下降沿到来时锁存下降沿到来时锁存)(1nnQQ 三、集成同步

11、三、集成同步 D 触发器触发器1.TTL 74LS375QG1QG3R&SG2G4111G5RSnnQRSQ 1nDQD D+VCC1D01LE1D12D02LE2D11Q01Q01Q11Q12Q02Q02Q12Q114791215236510111413Q1Q1Q2Q2Q3Q3Q4Q4D1CP1、2D2D3CP3、4D48162.CMOS：CC4042CG1QG3G2G41TGCQTGC111CG5G611CC=10 1CP=1保持保持CP=0CP=1CP=0保持保持当当 POL=1 CP 下降沿下降沿锁存信号锁存信号当当 POL=0 CP 上升沿上升沿锁存信号锁存信号+VCCD0D1D2D

12、3CPPOLQ0Q0Q1Q1Q2Q2Q3Q347131456329101211151Q0Q0Q1Q1Q2Q2Q3Q3D0D1D2D3CPPOL816VSSD CP POL QnQn+1注注 0 1 0 0 1 1 0 1 1 1 1 1 0 0 0 1 0 0 1 0 0 1 0 1 01010101保持保持接收接收接收接收保持保持特性表特性表真值表真值表 D CP POL Q注注 D 0 0 D 0 D 1 1 D 1 D锁存锁存D锁存锁存接接 收收CP 上升沿锁存上升沿锁存接接 收收CP 下降沿锁存下降沿锁存4.3 边沿触发器边沿触发器4.3.1 边沿边沿 D 触发器触发器 一、电路组成及

13、工作原理一、电路组成及工作原理QMQMCPRSQQS C1 R R S C1111G7Q&QG3&DG2G4&G6G81G1G511QMQM曾用曾用符号符号国标国标符号符号QQCPC11D QQCPC11D QQ1.电路组成及逻辑符号电路组成及逻辑符号2.工作原理工作原理(1)接收信号：接收信号：CP=1主触发器接收输入信号主触发器接收输入信号DQn 1M主触发器跟随主触发器跟随D变化变化(2)输出信号：输出信号：CP=0主触发器保持不变；主触发器保持不变；从触发器由从触发器由CP到来之前的到来之前的 QnM 确定。确定。QMQMCPRSQQS C1 R R S C1111即：即：DQn 1下

14、降沿时刻有效下降沿时刻有效3.异步输入端的作用异步输入端的作用G7Q&QG3&DG2G4&G6G81G1G511D 同步输入端同步输入端受时钟受时钟 CP 同步控制同步控制SDRDDD SR、异步输入端异步输入端不受时钟不受时钟 CP 控制控制10直直接接置置位位端端直直接接复复位位端端异异步步置置位位端端异异步步复复位位端端国标符号国标符号曾用符号曾用符号SD D CP RD QQ111010100100110111 SD RDD CP QQ4.波形波形QQCPC11D 触发器的初始触发器的初始 0 状态可利用异步复位端接低电平实现状态可利用异步复位端接低电平实现二、二、集成边沿集成边沿D

15、触发器触发器1.CMOS 边沿边沿 D 触发器触发器CC4013(双双 D 触发器触发器)符号符号引出端引出端功能功能Q1 Q1VDD SD1 CP1 SD2 CP2 D1 RD1 D2 RD2Q2 Q2VSS6 5 3 4 8 9 11 101 2 13 12147特性表特性表CP D RD SDQn+1注注 0 0 0 1 0 0 0 0 0 1 1 0 1 101Qn 10不用不用同步置同步置0同步置同步置1保持保持(无效无效)异步置异步置1异步置异步置0不允许不允许CP 上升沿触发上升沿触发QQCPC11D S RSD RD2.TTL 边沿边沿 D 触发器触发器7474 (双双 D 触

16、发器触发器)符号符号引出端引出端功能功能特性表特性表CP D RD SDQn+1注注 0 1 1 1 1 1 1 1 0 1 1 0 1 101Qn 01不用不用同步置同步置0同步置同步置1保持保持(无效无效)异步置异步置0异步置异步置1不允许不允许Q1 Q1VCC SD1 CP1 SD2 CP2 D1 RD1 D2 RD2Q2 Q2地4 2 3 1 10 12 11 135 6 9 8147 3.主要特点主要特点 CP 的的上升沿上升沿(正正边沿边沿)或或下降沿下降沿(负负边沿边沿)触发；触发；抗干扰能力极强；抗干扰能力极强；只有置只有置 1、置、置 0 功能。功能。QQCPC11D S R

17、SD RD4.3.2 边沿边沿 JK 触发器触发器一、电路组成及符号一、电路组成及符号二、工作原理二、工作原理QMQMCPRSQQS C1 R R S C111111&DQn 1nnKQQJ )(nnQKQJ nnQKQJKJ nnnQKQJQ 1冗余项冗余项国国标标符符号号QQCPC11J IKQQCPCP J K曾曾用用符符号号CP 下降沿下降沿有效有效二、二、集成边沿集成边沿 JK 触发器触发器1.CMOS 边沿边沿 JK 触发器触发器CC4027国国标标符符号号曾曾用用符符号号QQCPC1 1J IKS RSD RDQQCPCP J KSD RD SD RD引出端功能引出端功能Q1 Q

18、1VDD J1 K1 SD2 CP2 RD2SD1 CP1 RD1 J2 K2 Q2 Q2VSS7 6 3 5 4 9 10 13 11121 2 15 14168 J K Qn RD SD CPQn+1注注 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0 01001110保保 持持同步置同步置0同步置同步置1翻翻 转转 0 0 0 1 0 0 01不不 变变 0 1 1 0 1 1 10不用不用异步置异步置1异步置异步置0不允许不允许特特 性性 表表2.TTL 边沿边沿 JK 触发

19、器触发器 CP 下降沿触发下降沿触发 异步复位端异步复位端 RD、异步置位端、异步置位端 SD 均为低电平有效均为低电平有效74LS112(双双 JK 触发器触发器)3.主要特点主要特点 CP 的上升沿或下降沿触发；的上升沿或下降沿触发；抗干扰能力极强，工作速度很高，在触发沿瞬间，抗干扰能力极强，工作速度很高，在触发沿瞬间，按按 的规定更新状态；的规定更新状态；nnnQKQJQ 1功能齐全功能齐全(保持、置保持、置 1、置、置 0、翻转、翻转)，使用方便。，使用方便。4.波形图波形图设输出端设输出端初态为初态为 0QJ=K=0保持保持J=K=1翻转翻转4.3.3 边沿触发器功能分类、功能表示方

20、法及转换边沿触发器功能分类、功能表示方法及转换一、边沿触发器功能分类一、边沿触发器功能分类定义定义在在CP作用下，作用下，J、K取值不同时，取值不同时，具有具有保持保持、置置0、置置1、翻转、翻转功能的电路，都叫做功能的电路，都叫做JK型时钟型时钟触发器触发器。1.JK 型触发器型触发器符号符号特性表特性表J KQ n+1功能功能 0 0 0 0 1 0 1 1Q n01保持保持置置0置置1翻转翻转特性方程特性方程nnnQKQJQ 1CP下降沿下降沿 时刻有效时刻有效QQCPC11J IKQ n2.D 型触发器型触发器符号符号特性表特性表特性方程特性方程CP 上升沿上升沿 时刻有效时刻有效QQ

21、CPC11DDQ n+1功能功能 0 0 1 1置置 0置置 1DQn 1定义定义在在CP作用下，作用下，D 取值不同时，取值不同时，具有具有置置0、置置1功能的电路，都叫做功能的电路，都叫做 D 型时钟型时钟触发器触发器。3.T 型触发器型触发器QQCPC11TTQ n+1功能功能 0 Q n 1 Q n保持保持翻转翻转nnnnQTQTQTQ 1CP 下降沿下降沿时刻有效时刻有效4.T 型触发器型触发器QQCPC1Q n Q n+1功能功能 0 1 1 0翻转翻转nnQQ 1 CP 下降沿下降沿时刻有效时刻有效 在在CP作用下，当作用下，当T=0时时保持保持状态不变，状态不变，T=1 时状态

22、时状态翻转翻转的电路，叫的电路，叫T 型时钟型时钟触发器触发器。每来一个每来一个CP就就翻转翻转一次的电路叫一次的电路叫T 型时钟触发器型时钟触发器.二、边沿触发器逻辑功能表示方法二、边沿触发器逻辑功能表示方法1.1.特性表、卡诺图、特性方程特性表、卡诺图、特性方程特性表、特性表、卡诺图卡诺图、特性方程、特性方程、状态图状态图和时序图。和时序图。(1)(1)特性表特性表(真值表真值表)DQ n+1功能功能 0 0置置 0 1 1置置 1J KQ nQ n+1功能功能 0 0 0 001Q n保持保持 0 1 0 101 0置置 0 1 0 1 0011置置 1 1 1 1 101 Q n翻转翻

23、转(2)卡诺图卡诺图D 触发器：触发器：单变量的函数，其卡诺图无意义。单变量的函数，其卡诺图无意义。JK 触发器：触发器：nnnQKQJQ 110011100Qn+1Qn J K0100 01 11 10(3)特性方程特性方程D 触发器：触发器：DQn 1JK 触发器：触发器：nnnQKQJQ 12.状态图和时序图状态图和时序图(1)(1)状态图状态图D 触发器：触发器：01D=0 D=1 D=1D=0JK 触发器触发器:01J=0 K=J=1，K=J=K=0 J=，K=1(2)时序图时序图D 触发器：触发器：特点：特点：表述了表述了CP 对输入和触发器状态在时间上的对应对输入和触发器状态在时

24、间上的对应 关系和控制或触发作用。关系和控制或触发作用。CP 上升上升沿触发沿触发JK 触发器：触发器：CP 下降下降沿触发沿触发三、三、边沿边沿触发器逻辑功能表示方法间的转换触发器逻辑功能表示方法间的转换1.1.特性表特性表 卡诺图、特性方程、状态图和时序图卡诺图、特性方程、状态图和时序图Qn+1Qn J K0100 01 11 10J K Q n+1功能功能 0 0 Q n保持保持 1置置 0置置 1 1 Q n翻转翻转0100111001 0 /1 /0/1/(1)特性表特性表 卡诺图、状态图卡诺图、状态图(2)特性表特性表 特性方程特性方程nnnQKQJQ 1向时序图的转换向时序图的转

25、换(略略)2.状态图状态图 特性表、卡诺图、特性方程和时序图特性表、卡诺图、特性方程和时序图01 0 /1 /0/1/00/01/10/11/00/10/01/11/J KQ nQ n+1Qn+1Qn JK01 00 01 11 100 00 0010101 0 1 0 1 0 1 0000 1 0 1 0011111 1 1 1 1011010 1nQKJQnJKQn KJQn KJQn nnnQKQJQ 1状态图状态图 时序图时序图 例例 4.3.1 已知已知 CP、J、K 波形，波形，画输出波形。画输出波形。假设初始状态为假设初始状态为 0。CPJK01 00/01/10/11/01/1

26、1/00/10/1001110000Q010011触发器的电气特性触发器的电气特性4.4.1 静态特性静态特性一、一、CMOS 触发器触发器 由于由于 CMOS 触发器的输入、输出以触发器的输入、输出以 CMOS反相器反相器作为缓冲级，故特性与作为缓冲级，故特性与 CMOS 反相器相同，不赘述。反相器相同，不赘述。二、二、TTL 触发器触发器与与 TTL 反相器相同，不赘述。反相器相同，不赘述。4.4.2 动态特性动态特性一、一、输入信号的建立时间和保持时间输入信号的建立时间和保持时间1.建立时间建立时间 tset指要求触发器输入信号指要求触发器输入信号 先于先于 CP 信号的时间。信号的时间

27、。2.保持时间保持时间 th 指保证触发器可靠翻转，指保证触发器可靠翻转，CP 到来后输入信号需保到来后输入信号需保持的时间。持的时间。边沿边沿 D 触发器的触发器的 tset 和和 th 均在均在 10 ns 左右。左右。setthtsettht0 1 01 0 1二、时钟触发器的传输延迟时间二、时钟触发器的传输延迟时间 指从指从 CP 触发沿到达开始，到输出端触发沿到达开始，到输出端 Q、Q 完成状完成状态改变所经历的时间。态改变所经历的时间。1.tPHL为输出端由高电平变为低电平的传输延迟时间。为输出端由高电平变为低电平的传输延迟时间。TTL 边沿边沿 D 触发器触发器7474，tPHL

28、 40 ns。2.tPLH为输出端由低电平变为高电平的传输延迟时间。为输出端由低电平变为高电平的传输延迟时间。7474，25 ns。三、时钟触发器的最高时钟频率三、时钟触发器的最高时钟频率 fmax 由于每一级门电路的传输延迟，使时钟触发器的由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。最高工作频率受到限制。7474，fmax 15 MHz。习题习题1.画出画出Q0 Y1 Y2的波形。的波形。(设初态为设初态为0)Q0Q0CPC1K1J&1Y1Y2CPQ0Y1Y2Q02.画出画出Q0 D的波形。的波形。(设初态为设初态为0)Q0Q0CPC1D&ADCPQ0DA3.画出画出Q 的波形。的波形。(设初态为设初态为0)CPJQQQCPC11K1JRJ&04.画出画出Q0 Q1的波形。的波形。(设初态为设初态为0)Q0Q0CP1C1DRQ1Q1CP2C1DR11Q0CP1CP2Q1本章要求本章要求1.掌握基本触发器的电路结构、工作原理；掌握基本触发器的电路结构、工作原理；2.掌握边沿触发器的逻辑功能、动作特点、特性方程；掌握边沿触发器的逻辑功能、动作特点、特性方程；3.掌握触发器逻辑功能的转换；掌握触发器逻辑功能的转换；4.掌握由边沿触发器构成的电路分析及工作波形绘制。掌握由边沿触发器构成的电路分析及工作波形绘制。